[发明专利]一种报文处理设备和方法

说明书

本发明公开了一种报文处理设备和方法，用于通过基于CPU+FPGA异构系统进行报文的处理。该设备包括中央处理器CPU和至少一个现场可编程门阵列FPGA；所述CPU，用于为FPGA配置表项，并将配置所述表项的表项配置信息发送给所述FPGA；所述表项配置信息中携带所述表项的存储地址；所述至少一个FPGA，用于接收所述表项配置信息和待处理报文，截取所述待处理报文的报文头部字段，并从报文头部字段中提取用于查表的关键字，根据所述关键字以及所述存储地址存储的表项进行查表，根据查表结果对所述待处理报文进行处理，将处理后的报文发送给与所述处理后的报文对应的设备；其中，所述关键字与所述存储地址存储的表项相对应。

技术领域

本发明涉及网络技术领域，特别涉及一种报文处理设备和方法。

背景技术

目前，网络设备的架构主要为集成电路(Application Specific IntegratedCircuit，ASIC)架构，或者为基于专用网络处理器(Network Processor，NP)架构，或者为基于多核中央处理器(Central Processing Unit，CPU)架构。

其中，ASIC架构由于只针对特定的业务场景，功能相对较为固定，因此性能较高，但也正因为功能相对固化的特性，ASIC架构的可编程能力不高，无法满足多变业务的需求。而NP架构由多个微码处理器以及多个硬件协处理器组成，多个微码处理器在内部并行运行，通过预先编制的微码(microcode)来控制处理流程，因此具有较强的可编程性，但是价格较为昂贵。另外，多核CPU架构能够在多核CPU上采用软件编程实现业务功能，具有很强的可编程能力，但多核CPU架构的性能相较其他架构均处于劣势。因此，目前的网络设备的架构或多或少的都存在这一些缺陷，从而使得基于现场可编程逻辑门阵列(Field-Programmable Gete Array，FPGA)架构逐渐开始被采用。其中，FPGA具有极强的可编程性，且在时延、吞吐率等方面也有很强的优势。但是，目前对于FPGA架构的网络设备，并没有一种通用的开发模型，或者较为固定的网络报文处理方法，所以几乎每次开发都是重新设计，并且模块接口各异，可重用性低，只有当开发人员对处理框架、报文处理逻辑较为熟悉时才能完成设计，而对于仅需要验证某个算法、协议甚至是某个单元处理逻辑的开发人员而言，搭建完整的网络报文处理框架需要消耗大量的时间，开发效率低。

发明内容

本发明实施例提供一种报文处理设备和方法，用于通过基于CPU+FPGA异构系统进行报文的处理。

第一方面，提供一种报文处理设备，该设备包括中央处理器CPU和至少一个现场可编程门阵列FPGA；

所述CPU，用于为所述FPGA配置表项，并将配置所述表项的表项配置信息发送给所述FPGA；所述表项配置信息中携带所述表项的存储地址；

所述至少一个FPGA，用于接收所述表项配置信息和待处理报文，截取所述待处理报文的报文头部字段，并从所述报文头部字段中提取用于查表的关键字，根据所述关键字以及所述存储地址存储的表项进行查表，根据查表结果对所述待处理报文进行处理，将处理后的报文发送给与所述处理后的报文对应的设备；其中，所述关键字与所述存储地址存储的表项相对应。

可选的，所述至少一个FPGA中任意一个FPGA包括多个功能单元，所述多个功能单元具体包括：

报文接收RX单元，用于接收待处理报文；

报文包拆分Decap单元，用于截取所述待处理报文的报文头部字段，并将所述待处理报文中除所述报文头部字段之外的其他字段发送至所述FPGA包括的报文缓存PacketBuffer单元进行存储；

报文解析Parser单元，用于根据所述报文头部字段确定所述待处理报文的类型，在确定结果表明所述待处理报文为协议报文时，则在所述报文头部字段中添加上送CPU标志；其中，所述上送CPU标志表明需要将所述待处理报文发送给所述CPU；