[发明专利]流水线模拟数字转换器的乘法数字模拟转换器

说明书

本发明公开了一种应用于流水线模拟数字转换器的乘法数字模拟转换器。乘法数字模拟转换器包含一运算放大器。乘法数字模拟转换器于取样阶段取样差分输入信号，且于放大阶段根据第一参考电压及第二参考电压进行减法及乘法运算。第一参考电压及第二参考电压的共模电压非实质上等于差分输入信号的共模电压；及/或第一参考电压及第二参考电压的电压差非实质上等于差分输入信号所被允许的最大峰对峰值的一半。第一参考电压及第二参考电压的其中之一可以是接地电平。本发明有助于进一步降低流水线模拟数字转换器的整体电路面积。

技术领域

本发明涉及流水线模拟数字转换器(pipelined ADC，亦作pipeline ADC)，尤其涉及流水线模拟数字转换器的乘法数字模拟转换器(multiplying DAC,以下简称MDAC)。

背景技术

图1为现有的流水线模拟数字转换器100，包含多个串接的运算级110、末端模拟数字转换器120以及数字校正电路130。差分输入信号V_in经过多级的比较、相减及放大等运算，最后由校正电路130对每一运算级110的输出以及末端模拟数字转换器120的输出进行校正后，产生数字码D，数字码D即差分输入信号V_in经模拟数字转换后的结果。流水线模拟数字转换器100的动作原理为本领域技术人员所熟知，故不再赘述。

图2为图1的其中一个运算级110的功能方框图。运算级110包含子模拟数字转换器112、解码器114以及乘法数字模拟转换器116。子模拟数字转换器112包含多个比较器，所述比较器将差分输入信号V_in与多个预设电压V_R1至V_Rn比较，而得到一个数字信号b。比较器的个数及预设电压的个数(即n值)与流水线模拟数字转换器100的位元数有关。解码器114根据数字信号b将参考电压V_REF+、参考电压V_REF-及/或电压V_{CM_REF}提供给MDAC116。电压V_{CM_REF}为参考电压V_REF+及参考电压V_REF-的共模电压。MDAC116对差分输入信号V_in进行取样，并且根据解码器114提供的电压对差分输入信号V_in进行减法及乘法运算以输出差分输出信号V_out。差分输出信号V_out成为下一个运算级110或末端模拟数字转换器120的差分输入信号。

为了使流水线模拟数字转换器100稳定操作，电压V_{CM_REF}理想上应等于差分输入信号V_in的共模电压V_{CM_PGA}，且参考电压V_REF+及参考电压V_REF-的电压差一般为差分输入信号V_in所被允许的最大峰对峰值V_{pp_max}的一半。举例来说，假设差分输入信号V_in被限定为介于VDD及接地电平之间(亦即V_{pp_max}＝VDD-0＝VDD)，则V_REF+-V_REF-＝0.5V_{pp_max}＝0.5VDD，且V_{CM_REF}＝V_{CM_PGA}＝0.5VDD。图3为现有的用来产生参考电压V_REF+及参考电压V_REF-的电路图。此电路为本领域技术人员所熟知，故不再赘述。为了符合上述条件，现有技术常通过调整图3中电阻R1与R2的阻值以及电流源Ir的电流来使得V_REF+＝0.75VDD且V_REF-＝0.25VDD。然而上述的条件限制了参考电压V_REF+及参考电压V_REF-的设计自由度。再者，图3中的单位增益缓冲器(unitgain buffer)310及320会占用相当大的电路面积。

发明内容