[发明专利]一种逐次逼近型ADC电路及模数转换方法

权利要求书

1.一种逐次逼近型ADC电路，其特征在于，包括：

数模转换器DAC，包括第一电容阵列和第二电容阵列，所述第一电容阵列用于采样保持输入的第一模拟电压信号，并输出第三模拟电压信号，所述第二电容阵列用于采样保持输入的第二模拟电压信号，并输出第四模拟电压信号，其中，第一模拟电压信号和第二模拟电压信号为输入的两种不同的信号；

比较器，所述比较器的正相接入端与所述第一电容阵列相连接，反相接入端与所述第二电容阵列相连接，输出端与所述逐次逼近型ADC电路包括的逐次逼近寄存器SAR相连接，用于通过所述正相输入端接收所述第三模拟电压信号，通过所述反相输入端接收所述第四模拟电压信号，并比较所述第三模拟电压信号和所述第四模拟电压信号的大小，获得比较结果；

所述逐次逼近寄存器SAR，用于接收所述比较结果，并基于所述比较结果，逐次确定所述SAR中的每一个比特的值，获得数字信号，并输出所述数字信号；

其中，所述第一电容阵列包括并联的n+1个电容组，所述第二电容阵列包括并联的m+1个电容组，m等于n；所述n+1个电容组中的其中一个电容组包括一个单位电容，用于接入共模电平信号，所述n+1个电容组中剩余的n个电容组中的第i个电容组包括2^i-1个并联的单位电容，所述n个电容组中的每个电容组与所述SAR的每一个比特一一对应；

所述m+1个电容组中的其中一个电容组包括一个单位电容，用于接入所述共模电平信号，所述m+1个电容组中剩余的m个电容组中的第i个电容组包括2^i-1个并联的单位电容，所述m个电容组中的每个电容组与所述SAR的每一个比特一一对应；

所述逐次逼近型ADC电路中还设置了开关阵列，所述开关阵列包括开关S1、开关S21、开关S22、开关S3，开关S1的一端与所述第一电容阵列连接，开关S1的另一端与所述第二电容阵列连接，开关S21的一端与所述第一电容阵列连接，开关S21的另一端置于所述第一模拟电压信号或者所述共模电平信号上，开关S22的一端与所述第一电容阵列连接，开关S22的另一端置于所述第二模拟电压信号或者所述共模电平信号上，开关S3分别与所述第一电容阵列和所述第二电容阵列并联；在采样过程中，断开开关S3，闭合开关S1，将开关S21置于所述第一模拟电压信号上，开关S22置于所述第二模拟电压信号上，所述第一电容阵列中每一个电容组的开关都置于所述第一模拟电压信号上，所述第二电容阵列中每一个电容组的开关都置于所述第二模拟电压信号上，开关S1分别接收所述第三模拟电压信号和所述第四模拟电压信号。

2.如权利要求1所述的逐次逼近型ADC电路，其特征在于，其中，

所述n个电容组用于根据所述SAR输入的第一指示信令以及所述第一模拟电压信号确定所述第三模拟电压信号，所述第一指示信令用于指示所述第一电容阵列确定模拟电压信号；

所述m个电容组用于根据所述SAR输入的第二指示信令以及所述第二模拟电压信号确定所述第四模拟电压信号，所述第二指示信令用于指示所述第二电容阵列确定模拟电压信号。

3.如权利要求2所述的逐次逼近型ADC电路，其特征在于，

所述SAR还用于，将所述SAR的待确定的比特的值设置为1，将所述SAR的未确定的比特值设置为0，获得二进制信号；且，根据所述二进制信号生成所述第一指示信令和所述第二指示信令，并将所述第一指示信令发送给所述第一电容阵列，将所述第二指示信令发送给所述第二电容阵列；

所述第一电容阵列还用于，基于所述第一指示信令生成并输出第三模拟电压信号至比较器；

所述第二电容阵列还用于，基于所述第二指示信令生成并输出第四模拟电压信号至比较器；

所述SAR还用于，若所述比较器的所述比较结果用于指示所述第三模拟电压信号小于所述第四模拟电压信号，则确定所述待确定的比特的值为1；或，若所述比较器的所述比较结果用于指示所述第三模拟电压信号大于所述第四模拟电压信号，则SAR确定所述待确定的比特的值为0。

4.如权利要求3所述的逐次逼近型ADC电路，其特征在于，所述第一电容阵列具体用于：

基于所述第一指示信令，控制所述二进制信号中取值为1的比特所对应的电容组接入量化参考电压信号，及，控制所述二进制信号中取值为0的比特所对应的电容组接入所述共模电平信号，获得所述第三模拟电压信号。