[发明专利]智能型高精度模拟信号采样系统和采样方法

权利要求书

1.一种智能型高精度模拟信号采样系统，其特征在于，系统中包括采样终端和上位机；所述采样终端包括N（N>1）个ADC模块、FPGA芯片、信号调理模块、数据缓存模块；所述ADC模块的参考电压输入管脚均连接同一个电压参考模块的输出端；所述ADC模块的采样输入管脚相互连接在一起，并连接信号调理模块输出端，信号调理模块输入端与采样探头相连；所述信号调理模块输入端通过相互串联的电阻R1、R2连接运算放大器U1A的同相输入端，电阻R2两端分别通过电容C1和电容C2连接参考地；运算放大器U1A的反相输入端通过电阻R3连接参考地，还通过电阻R4连接电源VCC；运算放大器U1A的输出端连接运算放大器U1B的同相输入端，运算放大器U1B的输出端作为信号调理模块的输出端，并与U1B的反相输入端相连；所述FPGA芯片通过串口驱动器连接上位机，通过不同的控制管脚连接各个ADC芯片；FPGA芯片外接有源晶振作为参考时钟，FPGA芯片内置时钟发生模块，所述时钟发生模块生成N个采样时钟；每个采样时钟的周期T均相同，相位依次相差T/N，FPGA芯片的每个采样时钟输出管脚均分别与一个ADC模块的时钟输入管脚相连接；FPGA芯片通过全双工数字接口访问数据缓存模块，并在缓存模块中划分出N个大小相同且地址不重叠的数据缓存区；FPGA芯片还对外引出N个数据输入通道，分别连接各个ADC模块的数字输出端，每个数据输入通道对应一个数据缓存区。

2.根据权利要求1所述的一种智能型高精度模拟信号采样系统，其特征在于，所述ADC模块封装为集成电路芯片；所述运算放大器U1A和U1B集成于同一片集成电路芯片中。

3.根据权利要求1所述的一种智能型高精度模拟信号采样系统，其特征在于，所述串口驱动器为USB驱动器，所述数据缓存模块为DDR芯片。

4.根据权利要求1所述的一种智能型高精度模拟信号采样系统，其特征在于，所述上位机为带有显示器的PC机。

5.根据权利要求1所述的一种智能型高精度模拟信号采样系统，其特征在于，所述采样系统中还设有用于为采样终端供电的电源模块。

6.一种智能型高精度模拟信号采样方法，其特征在于，包括以下步骤，

S1：采样系统上电初始化，探头与待测模拟信号产生物理接触；

S2：上位机通过串口向FPGA发送命令，设定采样周期T1，FPGA判断1/T1与单片ADC芯片的最大采样时钟频率f的关系；对于导致1/T1小于或等于f的采样周期设定，进入S3步骤；对于导致1/T1大于f且小于或等于Nf的采样周期设定，进入S4步骤；对于导致1/T大于Nf的采样周期设定，FPGA芯片向上位机回复无法执行采样的提示信息；

S3：FPGA芯片通过控制管脚选择一片ADC芯片进入使能状态，同时将其他ADC芯片设定为失能状态；FPGA芯片向被使能的ADC芯片提供频率为1/T1的采样参考时钟，同时将从该ADC芯片读取到的量化后的数据，写入该ADC芯片对应的数据缓存区中；

S4：FPGA芯片通过控制管脚选择M（M为小于N的正整数）片ADC芯片进入使能状态，同时将其他ADC芯片设定为失能状态；FPGA芯片向被使能的ADC芯片提供频率为1/M*T1的采样参考时钟，同时将从各个ADC芯片读取到的量化后的数据，分别写入该ADC芯片对应的数据缓存区中；

S5：测量完毕后，FPGA芯片从数据缓存区中读出数据，通过串口发送至上位机，上位机通过描点法绘制采样生成的信号波形。