[发明专利]带隙基准源启动电路

说明书

本发明公开了一种带隙基准源启动电路，包括三个PMOS晶体管、一个比较器、两个三极管、四个电阻和一个NMOS晶体管；在现有的带隙基准源启动电路基础上，在第二电阻与地线之间增加了一个NMOS晶体管，该NMOS晶体管的漏极与第二电阻相连接，其源极接地，其栅极与启动电路的输出端相连接。本发明可以避免三极管零电流的简并点。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种带隙基准源启动电路。

背景技术

带隙基准源在集成电路中被广泛应用。一般的低电压带隙基准源电路存在多个稳定工作点，电路启动时可能会稳定到不期望的工作点。

现有的带隙基准源启动电路原理图参见图1所示，它由三个PMOS晶体管M1～M3，一个比较器OPA，两个三极管Q1、Q2以及电阻R0～R3组成。其原理是：两个三极管Q1、Q2的Vbe差为dVbe＝(Vbe_Q1+Vbe_Q2)，流过三极管Q2的电流为I_Q2＝dVbe/R₀，流过电阻R2的电流为IR2＝Vbe/R2，电流I3＝I2＝IQ2+IR2。两个三极管Q1、Q2的Vbe差dVbe为正温度系数；两个三极管Q1、Q2的Vbe为负温度系数。设置合适的电阻R2和R0的比例，可以得到零温度系数的电流I3，得到零温度系数的电压Vout＝I3*R3。

上述现有的带隙基准源启动电路存在的缺点是，存在三个简并点，即整体电路零电流，三极管零电流，期望的稳定工作点。这三个简并点中，整体电路零电流和三极管零电流是不希望出现的，期望的稳定工作点是需要的。

发明内容

本发明要解决的技术问题是提供一种带隙基准源启动电路，能够避免三极管零电流的简并点。

为解决上述技术问题，本发明的带隙基准源启动电路，包括：三个PMOS晶体管、一个比较器、两个三极管、四个电阻和一个NMOS晶体管；

第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与比较器的输出端相连接；

第一PMOS晶体管的漏极与比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，该连接的节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；其中：

第二电阻的一端与节点A相连接，第二电阻的另一端与第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极接地，第一NMOS晶体管的栅极与启动电路的输出端相连接。

本发明的带隙基准源启动电路采用的第二种技术方案是，包括：三个PMOS晶体管、一个第一比较器、两个三极管和四个电阻；

第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与第一比较器的输出端相连接；

第一PMOS晶体管的漏极与所述第一比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与所述第一比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，第四电阻的另一端接地，第三PMOS晶体管的漏极与第四电阻的连接节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；第二电阻的一端与所述节点A相连接；