[发明专利]差分CMOS处理电路及振荡系统在审
申请号: | 201711220186.1 | 申请日: | 2017-11-28 |
公开(公告)号: | CN107947756A | 公开(公告)日: | 2018-04-20 |
发明(设计)人: | 陈振雄;高同强 | 申请(专利权)人: | 中科亿海微电子科技(苏州)有限公司 |
主分类号: | H03H9/02 | 分类号: | H03H9/02 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 曹玲柱 |
地址: | 215028 江苏省苏州市工业园*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | cmos 处理 电路 振荡 系统 | ||
1.一种差分CMOS处理电路,包括:
两个PMOS,第一PMOS与第二PMOS的源端互连;
两个NMOS,第一NMOS与第二NMOS的源端互连;以及
滤波单元,分别与所述两个PMOS和两个NMOS相连,用于滤除该差分CMOS处理电路内部的低频信号,保留其中的高频信号,所述高频信号指预设频段范围内的信号,所述低频信号指低于所述预设频段范围内的信号;
其中,所述两个PMOS和两个NMOS分别形成交叉耦合负阻结构。
2.根据权利要求1所述的电路,其中,所述滤波单元包括:
四个滤波电容,其中,第一滤波电容分别与第一PMOS的漏极和第二PMOS的栅极相连,第二滤波电容分别与第一PMOS的栅极和第二PMOS的漏极相连;第三滤波电容分别与第一NMOS的漏极和第二NMOS的栅极相连,第四滤波电容分别与第一NMOS的栅极和第二NMOS的漏极相连;以及
四个滤波电阻,其中,第一滤波电阻分别与第二PMOS的栅极和第三滤波电阻相连;第三滤波电阻还与第二NMOS的栅极相连;第二滤波电阻分别与第四滤波电阻和第一PMOS的栅极相连;第四滤波电阻还与第一NMOS的栅极相连。
3.根据权利要求2所述的电路,其中,所述电路还包括:
两个偏置电阻,其中,第一偏置电阻的第一端与第一滤波电容和第三滤波电容相连,该第一偏置电阻的第一端记为第一节点X,第二端与第一滤波电阻和第三滤波电阻相连;第二偏置电阻的第一端与第二滤波电容和第四滤波电容相连,该第二偏置电阻的第一端记为第二节点Y,第二端与第二滤波电阻和第四滤波电阻相连;且第一偏置电阻的第二端与第二偏置电阻的第二端相连,同时与四个滤波电阻的一端相连,形成交流地。
4.根据权利要求1至3任一所述的电路,其中,所述第一PMOS与第二PMOS的源端接入Vdd端,Vdd端电压不为0。
5.根据权利要求4所述的电路,其中,所述第一NMOS与第二NMOS 的源端接地。
6.根据权利要求5所述的电路,其中,所述两个PMOS的衬底端互连,并加载一第一预设电压,所述第一预设电压小于或等于所述Vdd端电压。
7.根据权利要求6任一所述的电路,其中,所述两个NMOS的衬底端互连,并加载一第二预设电压,所述第二预设电压大于或等于接地电压,且小于第一预设电压。
8.根据权利要求7所述的电路,其中,所述两个PMOS和两个NMOS形成交叉耦合负阻结构指:
交流信号在第一PMOS管导通状态下由第一PMOS管的漏端流出,依次经过第一滤波电容和第一滤波电阻,直至流入第二PMOS管的栅端;
交流信号在第二PMOS管导通状态下由第二PMOS管的漏端流出,依次经过第二滤波电容和第二滤波电阻,直至流入第一PMOS管的栅端;
交流信号在第一NMOS管导通状态下由第一NMOS管的漏端流出,依次经过第三滤波电容和第三滤波电阻,直至流入第二NMOS管的栅端;
交流信号在第二NMOS管导通状态下由第二NMOS管的漏端流出,依次经过第四滤波电容和第四滤波电阻,直至流入第一NMOS管的栅端。
9.一种振荡系统,包括如权利要求1至8任一所述的差分CMOS处理电路,其中,该系统还包括:
薄膜体声波谐振器件,其两端分别与第一节点X与第二节点Y相连,且该薄膜体声波谐振器件在该差分CMOS处理电路的作用下,表现为电感特性时,形成LC振荡电路。
10.根据权利要求9所述的振荡系统,其中,还包括:
并联电容,其两端分别与所述薄膜体声波谐振器件的两端相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中科亿海微电子科技(苏州)有限公司,未经中科亿海微电子科技(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711220186.1/1.html,转载请声明来源钻瓜专利网。