[发明专利]一种存储数据的方法和装置

说明书

在一个实施例中，一种方法包括接收数据以使用带驱动器存储到磁带介质，数据被组织成预定数目的二维阵列，每个二维阵列包括与多个宽伸展(WS)码字正交地放置的多个窄伸展(NS)码字(相对伸展是指当被写入时在磁带介质上所占据的空间)。该方法还包括使用带驱动器的、能够将数据同时写入到带轨道的第一数目的通道，来将NS码字中的每个NS码字连续地写入到磁带介质的多个轨道上。在开始写入来自第一二维阵列的第二NS码字之前，来自第一二维阵列的第一NS码字被完全地写入到磁带介质。此外，利用比多个WS码字更强的编码来保护多个NS码字。

技术领域

本发明涉及用于磁带上的数据存储的逻辑格式，并且更具体地涉及利用横向编码的逻辑格式。

背景技术

线性带开放(LTO)和企业带驱动器中的纠错编码(ECC)用于确保ECC编码器的输出处的字节误差率(BER)小于大约1x10^-19，尽管检测器的输出处的BER可能为1x10^-3左右。另外，ECC能够校正磁带上的大空间误差。特别地，ECC能够校正由于介质缺陷而引起的一些大的突发误差。其还能够校正大宽度的横向带条带中的所有误差，这些误差可能由于在从带盒的一卷到另一卷的带传送期间的瞬间速度变化而发生。最后，ECC能够校正由于例如带驱动器的磁带头中的临时或永久丧失功能的读取器元件而引起的大量失效轨道。现代带驱动器能够校正M/8个失效轨道，其中M是被同时写入到磁带上并且从磁带上被读取的轨道的总数目。

在带存储中，相对长(大约1kB)的纵向交织的纠错码字被写入在磁带的轨道上，相对长的纵向交织的纠错码字通常被称为包括来自四个不同的乘积码字的四个字节交织行码字的码字交织(CWI-4)。在通过数字前端功能和检测来执行单个轮次的当前接收器架构中，对于用于驱动决策导向的数字前端功能的经解码的比特而言，与读取码字相关联的解码延迟是非常大的。明显地，决策导向的循环中的大的延迟是不期望的并且因此应当被避免。这种方案将会使得难管理的量的延迟引入到当前带驱动器读取架构中的读取和解码过程。在解码器与数字前端功能之间迭代的接收器架构中，在当前带ECC架构中的经解码的比特用于在第二和随后的迭代期间驱动决策导向的数字前端功能时，用于存储模数(A/D)转换器的输出处的采样的缓冲大小是很大的。另外，当前带驱动器中的这些纵向码字的纠错能力是相对弱的。

发明内容

在一个实施例中，一种带驱动器包括：多个写入头元件、处理电路以及逻辑，该逻辑与处理电路集成、由处理电路可运行、或者与处理电路集成并且由处理电路可运行。该逻辑被配置为使得处理电路接收数据以使用多个写入头元件存储到磁带介质，数据被组织成预定数目的二维阵列，每个二维阵列包括与多个宽伸展(WS)码字正交地放置的多个窄伸展(NS)码字。该逻辑还被配置为使得处理电路使用多个写入头元件中的、能够将数据同时写入到带轨道的第一数目的写入头元件，来将NS码字中的每个NS码字连续地写入到磁带介质的多个轨道上。在开始写入来自第一二维阵列的第二NS码字之前，来自第一二维阵列的第一NS码字被完全地写入到磁带介质。此外，利用比多个WS码字更强的编码来保护多个NS码字。

在另一实施例中，一种方法包括接收数据以使用带驱动器存储到磁带介质，数据被组织成预定数目的二维阵列，每个二维阵列包括与多个WS码字正交地放置的多个NS码字。该方法还包括使用带驱动器的、能够将数据同时写入到带轨道的第一数目的通道，来将NS码字中的每个NS码字连续地写入到磁带介质的多个轨道上。在开始写入来自第一二维阵列的第二NS码字之前，来自第一二维阵列的第一NS码字被完全地写入到磁带介质。此外，利用比多个WS码字更强的编码来保护多个NS码字。