[发明专利]多处理器和多处理器系统

权利要求书

1.一种多处理器，包括：

第一核心，所述第一核心包括第一寄存器；

第二核心，所述第二核心耦合到所述第一核心并且包括第二寄存器；以及

调试控制电路，所述调试控制电路耦合到所述第一核心，并且响应于来自调试器的指令来控制在所述第一核心和所述第二核心中执行的第一程序和第二程序的调试过程，其中

所述第一核心执行所述第一程序，以在所述第一寄存器中存储根据所述第一程序的第一信息，

所述第二核心执行所述第二程序，以在所述第二寄存器中存储根据所述第二程序的第二信息，

所述第一程序和所述第二程序被并行执行，

在所述第一程序和所述第二程序被并行执行后，

响应于来自所述调试器的指令，所述调试控制电路参考并更新在所述第一寄存器中存储的所述第一信息，

当所述调试控制电路接收到来自所述调试器的调试目标更改指令时，所述调试控制电路将所述第二寄存器中存储的所述第二信息传送到所述第一寄存器，并且

所述第一核心通过使用从所述第二核心传送的所述第二信息来执行所述第二程序。

2.根据权利要求1所述的多处理器，还包括第三核心，所述第三核心耦合到所述第一核心和所述第二核心，并且包括第三寄存器，其中

所述第三核心执行第三程序，以在所述第三寄存器中存储根据所述第三程序的第三信息，

所述第一程序、所述第二程序和所述第三程序被并行执行，以及

在所述第一程序、所述第二程序和所述第三程序被并行执行后，当所述调试控制电路接收到来自所述调试器的调试目标更改指令时，所述调试控制电路将所述第二寄存器中存储的所述第二信息传送到所述第一寄存器，并且将所述第一寄存器中存储的所述第一信息传送到所述第三寄存器。

3.根据权利要求1所述的多处理器，其中寄存器信息包含程序计数器或状态寄存器中的至少一项的值。

4.根据权利要求1所述的多处理器，还包括耦合到所述第一核心的保存区，其中

当所述第二寄存器中存储的所述第二信息被传送到所述第一寄存器时，所述调试控制电路将所述第一寄存器中存储的所述第一信息传送到所述保存区。

5.根据权利要求1所述的多处理器，还包括断点存储部分，所述断点存储部分存储所述第一程序中包含的指令的第一断点集合和所述第二程序中包含的指令的第二断点集合，其中

所述第一程序和所述第二程序被并行执行，直到所述第一核心执行所述第一断点集合的所述第一程序的所述指令。

6.根据权利要求1所述的多处理器，还包括存储器，所述存储器包括保存区，在所述保存区中存储作为核心独特数据的、来自所述第一寄存器和所述第二寄存器的寄存器信息。

7.根据权利要求1所述的多处理器，其中所述第一核心、所述第二核心和所述调试控制电路被形成在与调试系统分离的芯片中，所述调试系统包括所述调试器，所述调试器运行调试器程序以调试所述第一核心和所述第二核心。

8.一种多处理器系统，包括：

根据权利要求1所述的多处理器，以及

存储器，所述存储器包括多个保存区，所述保存区中的每一个保存区对应于多个核心中的相应的核心并且被配置为存储该相应的核心的寄存器信息。

9.一种多处理器，包括：

多个核心；

调试控制电路；以及

保存区，其中

所述多个核心中的至少一个核心是调试核心，所述调试核心被连接到所述调试控制电路，从而所述调试控制电路参考并更新所述调试核心中的寄存器信息，以及

所述调试控制电路将第一核心中的寄存器信息传送到所述调试核心，所述第一核心是所述多个核心中的一个核心并且是待调试的核心，

所述调试控制电路在将所述调试核心中的所述寄存器信息传送到所述保存区之后，将所述第一核心中的所述寄存器信息传送到所述调试核心。