[发明专利]一种GOA电路

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA电路。

背景技术

目前，液晶显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中，而GOA(Gate Driver On Array，简称GOA)电路是液晶显示装置中的一个重要组成部分。GOA电路就是利用现有薄膜晶体管液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。

基于低温多晶硅(Low Temperature Poly-silicon，简称LTPS)技术的显示面板，根据面板内采用的薄膜晶体管(Thin Film Transistor，简称薄膜晶体管)类型，可以分为NMOS型，PMOS型，以及皆有NMOS和PMOS型的CMOS。类似的，GOA电路分为NMOS电路，PMOS电路以及CMOS电路。NMOS电路相比于CMOS电路而言，由于NMOS电路省去PP(P掺杂，即磷离子参杂)这一层光罩及工序，对于提高良率以及降低成本都大有裨益，所以开发稳定的NMOS电路具有现实的产业需求。在异常断电情况下，若NMOS型的GOA电路无法有效的实现All Gate ON(即将GOA电路中的所有栅极驱动信号设置为有效电位，以同时对液晶显示装置进行扫描)功能，面板将出现残影。

例如，以正扫为例，在图1所示的GOA电路单元中，触发异常断电时，若薄膜晶体管NT3接入的第n+1条时钟信号在此时处于高电位，那么正向扫描控制信号与第n+1条时钟信号的电位将同步下拉到低电位，同时导致薄膜晶体管NT5栅极的高电位无法释放，进而导致薄膜晶体管NT5保持开启状态，而此时薄膜晶体管NT8也处于开启状态，高电位信号VGH与低电位信号VGL叠加在一起，薄膜晶体管NT7的栅极无法下拉彻底，导致薄膜晶体管NT7将输出至像素单元薄膜晶体管的栅极驱动信号G(n)电位拉低，使得栅极驱动信号G(n)不足以打开像素单元的薄膜晶体管，像素电极的电荷无法及时释放，进而在异常断电时造成有效显示区域出现残影。

发明内容

为解决上述技术问题，本发明提供一种GOA电路，可以消除液晶显示面板在异常断电时出现的残影，提高用户体验。

本发明提供的一种GOA电路，用于液晶显示面板中，包括m个级联的GOA单元，第n级GOA单元包括：输出控制模块、正反向扫描控制模块、第一下拉电路、第二下拉电路、上拉电路，其中，m≥n≥1；

所述正反向扫描控制模块，用于根据正向扫描控制信号或反向扫描控制信号控制GOA电路进行正向扫描或反向扫描；

所述输出控制模块，与所述正反向扫描控制模块连接，用于在所述GOA电路进行正向扫描或反向扫描期间，控制输出第n级栅极驱动信号；

所述第一下拉电路包括第七薄膜晶体管，所述第七薄膜晶体管的第一端与所述输出控制模块连接，第二端接入低电位信号；

所述第二下拉电路包括第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，所述第三薄膜晶体管的第一端和所述第四薄膜晶体管的第一端分别接入正向扫描控制信号和反向扫描控制信号，所述第三薄膜晶体管的第二端和所述第四薄膜晶体管的第二端均与所述第五薄膜晶体管的第三端连接，所述第三薄膜晶体管的第三端和所述第四薄膜晶体管的第三端均接入时钟信号，且在所述液晶显示面板断电后，时钟信号将所述第三薄膜晶体管和所述第四薄膜晶体管导通；

所述第五薄膜晶体管的第一端接入高电位信号，第二端与所述第七薄膜晶体管的第三端连接；

所述上拉电路包括第八薄膜晶体管和第十三薄膜晶体管，所述第八薄膜晶体管的第一端与所述第七薄膜晶体管的第三端连接，所述第八薄膜晶体管的第二端和第三端分别接入低电位信号以及接入第一全局控制信号；

所述第十三薄膜晶体管的第一端和第三端均与所述第八薄膜晶体管的第三端连接，所述第十三薄膜晶体管的第二端与所述第七薄膜晶体管的第一端连接；

其中，第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极，在所述液晶显示面板断电后，正向扫描控制信号与反向扫描控制信号的均为低电位，且所述第一全局控制信号为高电位。

优选地，所述GOA单元还包括稳压电路；

所述稳压电路包括第九薄膜晶体管，所述输出控制模块包括第六薄膜晶体管；

所述第九薄膜晶体管的第三端接入高电位信号，第二端和第一端分别与所述第六薄膜晶体管的第三端和所述正反向扫描控制模块连接；