[发明专利]液晶显示装置的驱动系统及驱动方法

权利要求书

1.一种液晶显示装置的驱动系统，其特征在于，包括：时序控制器(1)、与时序控制器(1)电性连接的电平判断模块(21)、与所述电平判断模块(21)电性连接的电平分析模块(22)及与所述电平分析模块(22)的电性连接的电平移位芯片(2)；

所述电平判断模块(21)，用于从时序控制器(1)接收时钟输入信号(CK_in)，并将时钟输入信号(CK_in)的电平与预设的第一参考电平(Vref1)进行比较，并在所述时钟输入信号(CK_in)的电平大于第一参考电平(Vref1)时，向所述电平分析模块(22)输出高电平，及用于在所述时钟输入信号(CK_in)的电平小于第一参考电平(Vref1)时，向所述电平分析模块(22)输出低电平；

所述电平分析模块(22)，用于判断所述电平判断模块(21)输出的高电平或低电平的持续时长是否超过预设的时长阈值，并在所述电平判断模块(21)输出的高电平的持续时长超过预设的时长阈值时，控制所述电平移位芯片(2)输出高电平的时钟输出信号(CK_out)，及用于在所述电平判断模块(21)输出的低电平的持续时长超过预设的时长阈值时，控制所述电平移位芯片(2)输出低电平的时钟输出信号(CK_out)，及用于在所述电平判断模块(21)输出的高电平或低电平的持续时长小于或等于预设的时长阈值时，控制所述电平移位芯片(2)维持当前时钟输出信号(CK_out)的电平不变；

所述电平判断模块(21)包括：第一比较器(CP1)，所述第一比较器(CP1)的正相输入端电性连接时序控制器(1)，接收时钟输入信号(CK_in)，反相输入端接收第一参考电平(Vref1)，输出端电性连接电平分析模块(22)；

所述电平分析模块(22)包括：第一电阻(R1)、第二电阻(R2)、二极管(D1)、电容(C1)、第二比较器(CP2)及第三比较器(CP3)；

所述第一电阻(R1)的第一端电性连接第一比较器(CP1)的输出端，第二端电性连接第二电阻(R2)的第一端；所述第二电阻(R2)的第二端电性连接第一节点(Q)；所述二极管(D1)的正极电性连接第一电阻(R1)的第二端，负极电性连接第一节点(Q)；所述电容(C1)的第一端电性连接第一节点(Q)，第二端接地；所述第二比较器(CP2)的正相输入端电性连接第一节点(Q)，反相输入端接入第二参考电平(Vref2)，输出端电性连接电平移位芯片(2)；所述第三比较器(CP3)的正相输入端电性连接第一节点(Q)，反相输入端接入第三参考电平(Vref3)，输出端电性连接电平移位芯片(2)；

所述第二参考电平(Vref2)大于第三参考电平(Vref3)。

2.如权利要求1所述的液晶显示装置的驱动系统，其特征在于，所述电平移位芯片(2)包括：第一控制端、第二控制端及输出端；

所述第一控制端电性连接所述第二比较器(CP2)的输出端，所述第二控制端电性连接所述第三比较器(CP3)的输出端，所述输出端输出时钟输出信号(CK_out)。

3.如权利要求2所述的液晶显示装置的驱动系统，其特征在于，当所述电平移位芯片(2)的第一控制端和第二控制端均为高电平时，所述电平移位芯片(2)的输出端输出高电平的时钟输出信号(CK_out)；

当所述电平移位芯片(2)的第一控制端和第二控制端均为低电平时，所述电平移位芯片(2)的输出端输出低电平的时钟输出信号(CK_out)；

当所述电平移位芯片(2)的第一控制端为低电平，所述第二控制端为高电平时，所述电平移位芯片(2)的输出端维持当前输出的时钟输出信号(CK_out)的电平不变。

4.如权利要求1所述的液晶显示装置的驱动系统，其特征在于，所述预设的时长阈值为1.5μs至2.5μs。

5.如权利要求4所述的液晶显示装置的驱动系统，其特征在于，所述预设的时长阈值为2μs。

6.一种液晶显示装置的驱动方法，其特征在于，应用于如权利要求1至5任一项所述的液晶显示装置的驱动系统，包括如下步骤：

步骤S1、所述时序控制器(1)向所述电平判断模块(21)输入时钟输入信号(CK_in)；

步骤S2、所述电平判断模块(21)将时钟输入信号(CK_in)的电平与预设的第一参考电平(Vref1)进行比较，并在所述时钟输入信号(CK_in)的电平大于第一参考电平(Vref1)时，向所述电平分析模块(22)输出高电平，在所述时钟输入信号(CK_in)的电平小于第一参考电平(Vref1)时，向所述电平分析模块(22)输出低电平；

步骤S3、所述电平分析模块(22)判断所述电平判断模块(21)输出的高电平或低电平的持续时长是否超过预设的时长阈值，并在所述电平判断模块(21)输出的高电平持续超过预设的时长阈值时，控制所述电平移位芯片(2)输出高电平的时钟输出信号(CK_out)，在所述电平判断模块(21)输出的低电平持续时长超过预设的时长阈值时，控制所述电平移位芯片(2)输出低电平的时钟输出信号(CK_out)，在所述电平判断模块(21)输出的高电平或低电平的持续时长小于或等于预设的时长阈值时，控制所述电平移位芯片(2)维持当前时钟输出信号(CK_out)的电平不变。