[发明专利]用于在处理器中进行动态概况分析的系统、装置和方法

说明书

本申请公开了用于在处理器中进行动态概况分析的系统、装置和方法。在一个实施例中，处理器包括：多个核；多个高速缓存，与多个核相关联；动态概况分析器，用于标识具有高于阈值级别的活跃级别的多条指令，该动态概况分析器是处理器的共享资源；以及控制器，用于动态地使多个核中的一个或多个核能够访问动态概况分析器，其中该控制器用于使动态概况分析器能够将关于多条指令的提示信息提供给多个核中的第一核。描述了其他实施例并要求它们的权利。

技术领域

实施例涉及处理器，并且更具体地涉及具有概况分析(profiling)能力的处理器。

背景技术

在处理器的设计过程期间，对指令的动态概况分析传统意义上在硬件设计冻结之前使用，以便改善指令集架构(ISA)性能和/或在软件设计冻结之前改善固定ISA上的软件性能。然而，此方式受制于这种情况：最优ISA性能基于假定了实际上可能不同的某个系统行为(例如，存储器访问)的仿真。由此，最优ISA性能基于可能无法涵盖会在硬件设计冻结后发生在实际情况中的所有可能性的仿真。

附图说明

图1A是根据本发明的实施例的要被包括在处理器中的示例性有序流水线和示例性寄存器重命名的乱序发布/执行流水线。

图1B是示出根据本发明的实施例的有序架构核的示例性实施例以及包括在处理器中的示例性寄存器重命名的乱序发布/执行架构核两者的框图。

图2是根据本发明的实施例的具有集成存储器控制器和图形器件的单核处理器和多核处理器的框图。

图3示出根据本发明的一个实施例的系统的框图。

图4示出根据本发明的实施例的第二系统的框图。

图5示出根据本发明的实施例的第三系统的框图。

图6示出根据本发明的实施例的芯片上系统(SoC)的框图。

图7示出根据本发明的实施例的、对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

图8是根据本发明的实施例的动态概况分析模块的框图。

图9是根据本发明的实施例的方法的流程图。

图10是根据本发明的另一实施例的方法的流程图。

图11是根据本发明的实施例的处理器的框图。

图12是根据实施例的移动平均滤波器的频率响应的图形说明。

图13是根据本发明的又一实施例的方法的流程图。

图14是根据本发明的实施例的多核处理器的框图。

图15是根据本发明的更进一步的实施例的方法的流程图。

具体实施方式

在各实施例中，提供用于执行非侵入性动态概况分析以实现用于在硬件设计冻结之后改善ISA性能的机制的技术。基本原则涉及以智能方式对在处理器上执行的指令进行原位(in situ)概况分析。为实现此目的，实施例可跟踪并保持选择指令的被使用最多的集合的计数。对指令的动态概况分析在面积方面将是昂贵的。相反，实施例可至少部分地基于在编译时期间对代码的静态分析来标识指令的子集，从而标识适用于进行动态概况分析的潜在候选指令。

这些潜在的候选指令转而在运行时期间被动态地进行概况分析，以便标识这些指令的最活跃子集。关于潜在候选指令的这些最活跃指令的提示信息可提供给处理器的各种资源以优化性能。在特定实施例中，此提示信息可提供给指令高速缓存结构，从而优化高速缓存结构内对这些使用最多的指令的存储和维护。按此方式，可减少或避免最活跃指令的高速缓存未命中的性能损失。