[发明专利]用于集成微控制器和外部存储系统的块加密安全

权利要求书

1.一种安全集成微控制器，所述微控制器包括：

处理器，所述处理器经由包括数据高速缓冲存储器的数据通路与外部存储器通信数据和经由包括指令高速缓冲存储器的指令通路与所述外部存储器通信指令；

高速缓冲存储器子系统，所述高速缓冲存储器子系统高速缓存与储存在所述外部存储器中的第一加密数据块相对应的第一解密数据块；

包括块密码的加密引擎，被配置为沿所述数据通路和所述指令通路执行块加密；以及

存储器管理单元，所述存储器管理单元耦合至所述处理器、所述高速缓冲存储器子系统以及所述外部存储器，所述存储器管理单元控制所述高速缓冲存储器子系统和所述外部存储器中的操作的定时和执行，并响应于来自所述处理器的读取命令来识别要读取的数据块，所述存储器管理单元被配置为认定非安全数据块和使得它们经由在所述数据高速缓冲存储器和数据I/O缓冲器之间耦合的旁路通路在所述处理器和所述外部存储器之间传输。

2.如权利要求1所述的安全集成微控制器，其中所述加密引擎使用AES密钥、DES密钥和三重DES密钥中的至少一个对所述第一解密数据块进行加密。

3.如权利要求1所述的安全集成微控制器，其中所述加密引擎被划分为加密所述数据的第一独立引擎和解密所述指令的第二独立引擎。

4.如权利要求1所述的安全集成微控制器，其中所述存储器管理单元是可编程来在多个不同模式中的一个下操作的。

5.如权利要求4所述的安全集成微控制器，其中所述多个不同模式中的写入模式为透写模式，所述透写模式为向所述外部存储器写入数据限定写入策略。

6.如权利要求4所述的安全集成微控制器，其中所述多个不同模式中的写入模式为回写模式，所述回写模式为向所述外部存储器写入数据限定写入策略。

7.如权利要求1所述的安全集成微控制器，其中所述存储器管理单元响应于检测到篡改事件而引发存储器擦除操作。

8.如权利要求1所述的安全集成微控制器，其中所述存储器管理单元包含环境检测，其响应于检测到将会破坏所述微控制器的稳定性的环境突变而引发关机操作。

9.如权利要求1所述的安全集成微控制器，其中基于所述第一解密数据块、所述第一加密数据块以及第一缓冲数据块的读取延迟的至少一个，来选择所述数据块。

10.如权利要求9所述的安全集成微控制器，其中所述第一缓冲数据块与所述第一加密数据块相对应并且被加密和储存在I/O缓冲器中。

11.如权利要求9所述的安全集成微控制器，其中所述第一缓冲数据块被解密并储存在解密输入缓冲器中。

12.如权利要求1所述的安全集成微控制器，还包括使第二接口与所述处理器耦合的指令通路。

13.如权利要求12所述的安全集成微控制器，其中所述指令通路包括I/O缓冲器、所述加密引擎、解密缓冲器以及指令高速缓冲存储器。

14.如权利要求1所述的安全集成微控制器，还包括块地址生成器。

15.如权利要求1所述的安全集成微控制器，其中所述高速缓冲存储器子系统包括改性位的体系结构，所述改性位的体系结构在所述高速缓冲存储器子系统内为所述存储器管理单元识别改性的块。