[发明专利]一种集成ESD保护的共模滤波器

说明书

技术领域

本发明公开一种集成ESD保护的共模滤波器，可用于移动电话、手提电脑、数码相机以及其他各种通讯设备中。

背景技术

随着现代科学技术的飞速发展，便携式电子设备应用越来越广泛，它们在运行中产生的高密度、宽频谱的电磁信号充满整个空间，形成复杂的电磁环境。为减少噪音的干扰，差模信号（differential signal）被广泛应用在各种高速数据传输接口上，如USB 2.0/3.0、IEEE 1394、HDMI和Display port等等。伴随着电子产品各种接口传输数据不断攀升，共模干扰愈发严重，与此同时伴随着IC等半导体加工的不断微细化，电子设备应对静电释放（ESD）的功能，相对变得越来越脆弱。因此，如何抑制共模噪音和做好器件的ESD防护成为刻不容缓重要的研究课题之一。

以往的应对策略分别通过共模电感抑制共模噪音和ESD器件保护。如今随着LTCC（低温共烧陶瓷）技术的发展，凭借其高可靠度、高布线密度、三维立体布线技术以及高散热性的优点，被用来设计共模ESD滤波器(Common Mode ESD Filter)。叠层共模ESD滤波器是近年来被推广应用的一种新型组合器件。它能有效地抑制噪声、保护元件免受静电损伤，提高电子设备的抗干扰能力及系统的可靠性。

发明内容

本发明的目的是为克服已有技术的不足，设计出一种集成ESD保护的共模滤波器。

一种集成ESD保护的共模滤波器，其特征在于：滤波器内包括本体、设置在本体外侧四周的接线端头和设置在本体内部的电路层，设置在本体外侧四周的接线端头包括多个接线端口，本体内部的电路层包括至少两组共模ESD滤波器，每组共模ESD滤波器包括两个通路，第一线圈和串联连接的第一抑制器E1、第二抑制器E8为第一通道，第一抑制器E1和第二抑制器E8与线圈L1并联连接，第二线圈L2和串联连接的第三抑制器E2、第四抑制器E7为第二通道，第三抑制器E2和第四抑制器E7与第二线圈L2并联连接；设置在基体内部的电路层呈叠加层结构设置，叠加层结构是通过聚合物层与金属内电极层交替叠加而成，相邻的内电极层与所夹的聚合物层组成一个单层静电抑制器。

优选的，所述的聚合物层是ZnO陶瓷层和/或成分为钛、钨、镍氧化物的玻璃相。

优选的，内电极的宽度不超过外电极的宽度，内电极的厚度为2μm-15μm，所述聚合物层的厚度为2μm-40μm。

优选的，所述本体为长方体形。

采用本申请的有益效果为，通过优良的流延成型工艺和多种材料共烧技术来实现其内部特殊的结构，从而达到共模ESD滤波器的各种特性设计要求，并且在制作过程中可通过不断的改变结构、材料和工艺来得到不同性能要求的集成ESD保护的共模滤波器。本发明可以有效的抑制共模干扰和减小ESD损伤，具有高可靠性、成本低和适合于大规模的生产等优点，另外还适应了新的电子元件小型化发展趋势。

附图说明

图1 是本发明的整体模块图。

图2 是本发明的层级结构图。

图3 是共模ESD滤波器电路原理图。

具体实施方式

一种集成ESD保护的共模滤波器，其特征在于：滤波器内包括本体1、设置在本体外侧四周的接线端头和设置在本体内部的电路层，设置在本体外侧四周的接线端头包括多个接线端口P1-P10，本体内部的电路层包括至少两组共模ESD滤波器，每组共模ESD滤波器包括两个通路，第一线圈和串联连接的第一抑制器E1、第二抑制器E8为第一通道，第一抑制器E1和第二抑制器E8与线圈L1并联连接，第二线圈L2和串联连接的第三抑制器E2、第四抑制器E7为第二通道，第三抑制器E2和第四抑制器E7与第二线圈L2并联连接；设置在基体内部的电路层呈叠加层结构设置，叠加层结构是通过聚合物层2与金属内电极层3交替叠加而成，相邻的内电极层与所夹的聚合物层组成一个单层静电抑制器。

优选的，所述的聚合物层是ZnO陶瓷层和/或成分为钛、钨、镍氧化物的玻璃相。

优选的，内电极的宽度不超过外电极的宽度，内电极的厚度为2μm-15μm，所述聚合物层的厚度为2μm-40μm。

优选的，所述本体为长方体形。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所做的修改、替换和改进，均匀包含在本发明所涵盖的保护范围之内。