[发明专利]一种栅极驱动电路

权利要求书

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多级栅极驱动单元，其中，第N级栅极驱动单元包括：

上拉控制模块，用于在断电时产生第一控制信号；

上拉输出模块，用于在所述第一控制信号的控制下输出高电平；

下拉控制模块，用于在断电时产生第二控制信号；

下拉输出模块，用于在所述第二控制信号的控制下关闭，无信号输出到输出端；

其中，所述上拉输出模块的输出端和所述下拉输出模块的输出端连接所述第N级栅极驱动单元的输出端，在断电时，所述上拉输出模块和所述下拉输出模块使所述第N级栅极驱动单元的输出端输出高电平；

所述上拉控制模块包括第一薄膜晶体管(NT1)、第二薄膜晶体管(NT2)、第五薄膜晶体管(NT5)和第七薄膜晶体管(NT7)，其中，

所述第一薄膜晶体管(NT1)的栅极接入第N-2级栅极驱动单元的输出信号，源极接入正向扫描信号，漏接连接所述第二薄膜晶体管(NT2)的漏极；

所述第二薄膜晶体管(NT2)的栅极接入第N+2级栅极驱动单元的输出信号，源极接入反向扫描信号；

所述第五薄膜晶体管(NT5)的栅极连接所述下拉控制模块的输出端，源极连接所述第一薄膜晶体管(NT1)的漏级，漏极接入一低电平信号；

所述第七薄膜晶体管(NT7)的栅极接入一高电平信号，源极连接所述第一薄膜晶体管(NT1)的漏级，漏极连接所述上拉控制模块的输出端；

其中，所述上拉控制模块用于在断电时输出高电平的第一控制信号，所述第一控制信号用于使所述上拉输出模块导通。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉输出模块包括：第九薄膜晶体管(NT9)，所述第九薄膜晶体管(NT9)的栅极连接所述上拉输出模块的输出端，源极接入第一时钟信号，漏接接所述第N级栅极驱动单元的输出端。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉控制模块包括第三薄膜晶体管(NT3)、第四薄膜晶体管(NT4)、第六薄膜晶体管(NT6)和第八薄膜晶体管(NT8)，其中，

所述第三薄膜晶体管(NT3)的栅极接入所述正向扫描信号，源极接入第N+1级时钟信号，漏接连接所述第八薄膜晶体管(NT8)的栅极；

所述第四薄膜晶体管(NT4)的栅极接入所述反向扫描信号，源极接入第N-1级时钟信号，漏接连接所述第八薄膜晶体管(NT8)的栅极；

所述第六薄膜晶体管(NT6)的栅极连接所述第二薄膜晶体管(NT2)的漏极，源极连接第八薄膜晶体管(NT8)的漏级，漏极接入一低电平信号；

所述第八薄膜晶体管(NT8)的源极接入第一全局控制信号，漏极连接所述下拉控制模块的输出端；

其中，所述下拉控制模块用于在断电时输出低电平的第二控制信号，所述第二控制信号用于使所述下拉输出模块关闭。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉输出模块包括第十薄膜晶体管(NT10)，其中，所述第十薄膜晶体管(NT10)的栅极连接所述第八薄膜晶体管(NT8)的漏极，源极接入一低电平信号，漏极连接所述第N级栅极驱动单元的输出端。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第N级栅极驱动单元还包括复位模块，所述复位模块包括第十一薄膜晶体管(NT11)，所述第十一薄膜晶体管(NT11)的栅极与源极接入复位信号，漏极连接所述第八薄膜晶体管(NT8)的漏极。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第N级栅极驱动单元还包括全局控制模块，所述控制模块包括第十二薄膜晶体管(NT12)，其栅极接入第二全局控制信号，源极接入一低电平信号，漏极连接所述第N级栅极驱动单元的输出端。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第N级栅极驱动单元还包括电位保持模块，所述电位保持模块包括第一电容和第二电容，其中，所述第一电容一端连接所述第一薄膜晶体管(NT1)的漏极，另一端接入一低电平信号；所述第二电容一端连接所述第五薄膜晶体管(NT5)的栅极，另一端接入一低电平信号。