[发明专利]一种算法验证装置

说明书

技术领域

本装置涉及FPGA和通信领域，具体涉及一种算法验证的装置，可用于快速、有效的验证通信算法。

背景技术

通信产品开发过程中，要先用matlab或C语言等进行物理层算法的开发和验证，然后才能进行硬件设计。这其中很重要的一步是对物理层算法的验证。

传统的算法验证一般分软件方式和硬件方式两种：

（1）软件方式需要建立信道模型，然后收、发的算法模块通过该模型进行通信。受模型准确度的限制，很难贴近真实的物理信道，有时甚至相差甚远。

（2）硬件方式要设计电路，或者把算法转换成HDL语言，编译、布局布线、下载到FPGA上。硬件设计需要很长时间，动辄几周甚至数月。而且每次算法变动，都要更改硬件设计，导致验证的迭代周期很长。

可见，软件方式比较快，但不是实际的物理信道；硬件方式慢，但可以在实际信道上测试。

如果将这两种方式结合，扬长避短，则可以快速、有效的验证通信算法。

目前相关的做法是：算法软件（电脑上），接数据缓存装置，再接模拟前端。其中，数据缓存装置用于存储算法生成的发送数据并传给模拟前端的DAC，并把模拟前端的ADC数据转发给电脑。模拟前端中的接收部分一般比较复杂，包括线路耦合、增益调节、滤波、ADC等，大部分为模拟电路。可见，这种方式中的缓存装置、模拟前端都需要专门设计硬件，仍然需要不小的工作量。

本装置进一步减少了硬件设计的工作量，直接把通信算法放到实际环境中测试，加快算法验证的迭代。

发明内容

本装置的设计思路是，尽量减少算法验证所需要的硬件开发，即用通用的器件和仪器替代为了验证某算法而专门开发的硬件。具体是：

本装置分为发送和接收两部分：

发送部分包括电脑、FPGA板、模拟前端，电脑通过JTAG线连接FPGA板，FPGA板连接模拟前端，其中电脑上运行matlab和Quartus软件，matlab上运行通信算法并生成发送数据，Quartus把发送数据通过JTAG下载到FPGA的内嵌RAM中，FPGA的ADC接口控制电路把RAM中的数据传给模拟前端的ADC，ADC输出的模拟信号通过线路接口连接到通信线路；

接收部分包括电脑、数字示波器、模拟前端，示波器探头从模拟前端的线路接口处拾取接收信号，示波器采到的数据通过USB线传给电脑，电脑上运行的matlab运行通信算法并处理示波器接收到的数据。

相应的具体操作过程是：

第一步，在Quartus建立新工程，包含RAM和ADC接口电路，编译并配置到FPGA中；

第二步，待验证的算法在matlab上运行，生成发送数据并转换成mif格式的文件；

第三步，Quartus调用其工具“In-System Memory Content Editor”将第二步的mif文件更新到RAM中；

第四步，ADC接口电路把RAM中数据发送到ADC，生成模拟信号传到通信线路上；

第五步，用示波器探头从模拟前端的线路接口处拾取接收信号，手动调节示波器的垂直增益旋钮使波形进入合适范围，手动调节示波器时基旋钮以获得合适的采样率；

第六步，用电脑上的示波器驱动取得示波器采到的数据并以文件形式存到硬盘；

第七步，matlab读取接收到的数据文件，并运行算法来处理该数据，得到解调的结果数据；

第八步，将解调的结果数据与原来的发送数据进行比对，来检验算法的收发效果，如果收发效果不达标，则修改算法并重复第二步到第八步。

在上述装置中，发送部分利用了业内通用的FPGA和Quartus软件，在接收部分利用了常见的数字示波器。示波器中的采样、增益调节、DAC等功能替代了传统模拟前端接收部分的相关功能。这样，为了验证算法而设计的硬件就很少，只有ADC部分和线路接口电路。

该装置的有益效果是，通信算法可以直接放到实际环境中测试，从而直接而有效的检验了算法；同时，由于使用了通用的仪器和器件，易于操作，并使得为验证而做的硬件开发减少到最少。这样的验证既有效又快速。

附图说明

图1 为本装置的框图。