[发明专利]一种支持指令预取的多核缓存WCET分析方法

说明书

一种支持指令预取的多核缓存WCET分析方法，属于嵌入式实时系统应用技术领域。本发明在基于共享缓存的多核架构基础上，针对指令预取中的WCET分析问题，通过对指令预取语义进行扩展，引入缓存提前访问分类，来分析出指令预取对私有L1指令缓存和共享L2指令缓存状态的影响。以提高应用程序WCET分析的精确度。本发明可广泛应用于实时系统中任务的可调度分析，以获得精确，紧凑的WCET估值。

技术领域

本发明涉及一种任务最坏情况执行时间(Worst Case Execution Time,WCET)分析方法，尤其是一种支持指令预取的多核缓存WCET分析方法，属于嵌入式实时系统应用领域。

背景技术

随着半导体技术的快速发展，多核处理器开始广泛被应用于无人机、高铁、汽车、工厂自动化等嵌入式实时控制系统。与传统的通用计算机系统不同，在这类嵌入式实时系统中，任务的执行有着严格的时间约束，系统中所有任务必须在规定的截止期前完成，否则可能会引发严重甚至灾难性的后果。因此，在设计这类实时系统时，需要提前获知系统中任务WCET估值，获得任务最差情况执行时间的过程称为WCET分析，WCET分析不仅是实时系统时间特性验证的核心任务，也是实时系统可调度分析的基础。

目前，在多核处理器中，为了提升应用程序的访存性能，通常采用指令预取来隐藏存储器访问延迟。该技术的基本思想是：提前将程序将来需要但目前不在缓存中的指令预取到缓存中，当处理器核需要访问此指令时，由于该指令已经被预取到缓存中，从而避免了处理器核在访问缓存时的失效行为，同时处理器核可以与低层存储系统中取指令的时间重叠，减少了流水线停顿对程序执行时间的影响，提高了系统的性能。然而,预取虽然可以减少程序在缓存中的缺失数，但是也会改变指令在私有L1缓存和共享L2缓存中的命中\缺失状态，从而导致任务的WCET分析变得复杂。现有研究在分析指令预取对任务执行时间的影响时，假设预取总是影响指令在所有缓存层中的命中缺失状态，以简化WCET分析。然而，指令请求访问数据时并不一定要访问所有的缓存层,因此，现有的分析方法通常导致任务WCET估算过于保守。基于这一原因，本发明实现了一种支持指令预取的WCET分析方法。

发明内容

本发明的目的在于克服现有多核共享缓存WCET分析技术过于复杂以及任务WCET估算过于保守的局限性，提出了一种支持指令预取的多核缓存WCET分析方法。

为了便于陈述，首先对本方法中有关符号和术语的含义进行介绍：

设各级缓存均为A-way组关联型缓存结构，各级缓存均使用LRU替换策略；令capacity表示缓存容量，linesize表示缓存行大小，缓存缺失时，从下一级存储取得的连续字节数，则缓存可以容纳n＝capacity/linesize个缓存行，缓存组的集合可表示为F＝f₁,f₂,…f_n/A，其中，n/A是缓存的组数；f_i(i≤n/A)表示一个组缓存行序列L＝l₁,l₂,…l_n/A，令函数adr:M→N₀计算内存块的地址，函数计算内存块所映射到的缓存组，则set函数可表示为(1)：

set(m)＝f_i； (1)

其中，i＝adr(m)％(n/A)+1，％表示取余操作；

用Φ代表一个任务的缓存行没有映射到的内存块，则M'＝M∪Φ；

定义1：抽象组状态：一个抽象组状态是对应一个函数其中表示所有抽象组状态的集合，L表示一个组缓存行序列；

定义2：抽象缓存状态：一个抽象缓存状态(ACS)是一个函数其中表示所有抽象缓存状态的集合；

定义3：更新函数：一个抽象缓存状态更新函数：用来更新抽象缓存状态；