[发明专利]栅极驱动电路、移位寄存器及其驱动控制方法

权利要求书

1.一种移位寄存器，其特征在于，包括：

栅极信号生成单元，所述栅极信号生成单元用于生成像素单元中驱动晶体管的栅极信号，所述驱动晶体管包括串联的第一驱动晶体管和第二驱动晶体管，所述栅极信号生成单元的输出端分别与所述第一驱动晶体管的栅极、所述第二驱动晶体管的栅极电连接；

栅极信号输出控制单元，具有第一电平信号输入端，设置在所述栅极信号生成单元和所述驱动晶体管之间，被构造成根据所述第一电平信号输入端的电平信号控制所述栅极信号生成单元的输出端与所述第一驱动晶体管的栅极、所述第二驱动晶体管的栅极的导通与否；和

抵制偏压信号加载单元，具有第二电平信号输入端、第一抵制偏压信号输入端和第二抵制偏压信号输入端，所述抵制偏压信号加载单元被构造成在所述第二电平信号输入端的电平信号控制下将所述第一抵制偏压信号输入端的第一抵制偏压信号输出至所述第一驱动晶体管的栅极，并将所述第二抵制偏压信号输入端的第二抵制偏压信号输出至所述第二驱动晶体管的栅极。

2.如权利要求1所述的移位寄存器，其特征在于，所述栅极信号输出控制单元包括：

第一晶体管和第二晶体管，所述第一晶体管的控制极和所述第二晶体管的控制极分别与所述第一电平信号输入端电连接，所述第一晶体管的第一极和所述第二晶体管的第一极分别与所述栅极信号生成单元的输出端电连接，所述第一晶体管的第二极与所述第一驱动晶体管的栅极电连接，所述第二晶体管的第二极与所述第二驱动晶体管的栅极电连接。

3.如权利要求1所述的移位寄存器，其特征在于，所述抵制偏压信号加载单元包括：

第三晶体管和第四晶体管，所述第三晶体管的控制极和所述第四晶体管的控制极分别与所述第二电平信号输入端电连接，所述第三晶体管的第一极与所述第一抵制偏压信号输入端电连接，所述第三晶体管的第二极与所述第一驱动晶体管的栅极电连接，所述第四晶体管的第一极与所述第二抵制偏压信号输入端电连接，所述第四晶体管的第二极与所述第二驱动晶体管的栅极电连接。

4.如权利要求1所述的移位寄存器，其特征在于，所述栅极信号生成单元包括输入端、复位端、时钟信号端和输出端，还包括：

输入电路，用于在所述输入端提供的输入信号的作用下生成上拉节点的电位，并在所述复位端提供的复位信号的作用下下拉所述上拉节点的电位；

输出电路，用于在所述上拉节点的电位为高电位时输出所述栅极信号；

第一上拉电路，用于在所述时钟信号端提供的时钟信号的作用下生成下拉节点的电位；

第一下拉电路，用于在所述上拉节点的电位的作用下下拉所述下拉节点的电位，并在所述下拉节点的电位的作用下下拉所述上拉节点的电位。

5.如权利要求4所述的移位寄存器，其特征在于，所述输入电路包括：

第五晶体管，所述第五晶体管的控制极与所述输入端电连接，所述第五晶体管的第一极与所述输入端/正向扫描信号输入端电连接；

第六晶体管，所述第六晶体管的控制极与所述复位端电连接，所述第六晶体管的第一极与所述复位端/反向扫描信号输入端电连接，所述第六晶体管的第二极与所述第五晶体管的第二极相连后与所述上拉节点电连接。

6.如权利要求4所述的移位寄存器，其特征在于，所述输出电路包括：

第一电容，所述第一电容的一端与所述上拉节点电连接，所述第一电容的另一端作为所述栅极信号生成单元的输出端；

第七晶体管，所述第七晶体管的控制极与所述上拉节点电连接，所述第七晶体管的第一极与第一时钟信号端电连接，所述第七晶体管的第二极与所述第一电容的另一端电连接。

7.如权利要求4所述的移位寄存器，其特征在于，所述第一上拉电路包括：

第八晶体管，所述第八晶体管的控制极与所述第八晶体管的第一极相连后与第二时钟信号端电连接；

第九晶体管，所述第九晶体管的控制极与所述第八晶体管的第二极电连接，所述第九晶体管的第一极与所述第二时钟信号端电连接，所述第九晶体管的第二极与所述下拉节点电连接。