[发明专利]一种同步多线程系统中独占访存的验证方法及装置

说明书

本发明提供一种同步多线程系统中独占访存的验证方法及装置，所述方法包括：根据同步多线程系统中独占访存的验证需求，选择同时向参考模型和待测设计中注入独占行为的随机参数用以并行执行仿真，或将配置好所述随机参数的参考模型用例反向注入待测设计中用以执行仿真；将参考模型和待测设计所执行的仿真结果进行对比检验，用以验证所述同步多线程系统中的独占访存。本发明能够通过根据同步多线程系统中独占访存的验证需求，选择不同的方式向待测设计中注入独占行为的随机参数，用以达到优化所述独占访存的验证方式，不仅能够保证验证方法的随机性，还进一步兼顾针对性。

技术领域

本发明涉及计算机处理器技术领域，尤其涉及一种同步多线程系统中独占访存的验证方法及装置。

背景技术

虽然半导体工艺保持了几十年快速发展，但是摩尔定律已经日益趋近物理极限。其中，由于传统的CPU在某一时间只能处理一个指令序列，通常我们把它称为一个线程。在线程处理的过程中CPU的处理单元需要不断调入指令与数据进行处理。随着CPU技术的发展，CPU的主频与性能不断提高，需要调入指令和数据的速度不断提高。但是内存技术的发展并没有跟上CPU发展的速度，内存通常无法提供足够的指令和数据给CPU进行处理。受限于指令间的相关性，因此，为了提高处理器的性能，则采用同步多线程(SMT)，SMT可以在一个时钟周期内执行来自多个线程的指令，利用处理器超标量的思想来提高处理器使用率。

其中，独占访存工作原理：以独占访存指令代表独占加载指令(LDREX)和存储寄存器指令(STREX)为例，LDREX是用来读取内存中的值，并标记对该段内存的独占访问。而STREX指令则是在更新内存数值时，会检查该段内存是否已经被标记为独占访问，并以此来决定是否更新内存值。如果执行STREX时，发现对应的内存段已经被标记为独占内存，则更新内存值，并将状态寄存器设置成0，同时清除独占访存标记。如果执行STREX时，发现该段内存没有被设置成独占内存，则不会更新内存值，并将状态寄存器设置成1。

但是，对于通过在测试用例中配置独占访存的相关参数，在指令流中注入独占检测器行为，来验证独占访问正确性的第一种传统的验证方法，由于该方法要求先在参考模型中配置相应的独占访存参数，然后对执行单元进行类似参数设置，最后通过对比参考模型和待测设计的行为，判断独占访存行为是否正确执行。由于独占行为的不可预测性以及执行许可的限制，导致该方法验证周期长，充分性低。对于特殊的场景，采用人工撰写特定的测试用例验证该场景的第二种传统验证方法；由于独占访问其本身的随机性和场景的多样性，使得独占访问验证的难度加大。另外，在同步多线程系统中，多个线程在执行过程中很多资源是共享，这将会成倍的增加验证的困难性和复杂度。因此上述两种传统方法无法保证同步多线程系统中独占访问验证的充分性和高效性。

发明内容

本发明提供的同步多线程系统中独占访存的验证方法及装置，能够通过根据同步多线程系统中独占访存的验证需求，选择不同的方式向待测设计中注入独占行为的随机参数，用以达到优化所述独占访存的验证方式，不仅能够保证验证方法的随机性，还进一步兼顾针对性。

第一方面，本发明提供一种同步多线程系统中独占访存的验证方法，包括：

根据同步多线程系统中独占访存的验证需求，选择同时向参考模型和待测设计中注入独占行为的随机参数用以并行执行仿真，或将配置好所述随机参数的参考模型用例反向注入待测设计中用以执行仿真；

将参考模型和待测设计所执行的仿真结果进行对比检验，用以验证所述同步多线程系统中的独占访存。

可选地，所述根据同步多线程系统中独占访存的验证需求，选择同时向参考模型和待测设计中注入独占行为的随机参数用以并行执行仿真，或将配置好所述随机参数的参考模型用例反向注入待测设计中用以执行仿真包括：

根据同步多线程系统中独占访存的验证需求进行初始化配置；