[发明专利]计算机系统及计算机执行方法

说明书

一种计算机系统，包含双线记忆体模块，例如暂存双线记忆体模块及非挥发性双线记忆体模块；计算机系统的中央处理单元具有为双线记忆体模块及非挥发性双线记忆体模块快取数据的内部高速缓存位置；中央处理单元的记忆体型态范围缓存器系为了位于双线记忆体模块及非挥发性双线记忆体模块的一些记忆体位置而被设定为回写快取策略。计算机系统包含电源供应器；在电源故障事件中，在计算机系统完全地切断电源之前，电源供应器触发硬件非屏蔽中断并维持供给中央处理单元的电源以允许快取数据被储存在非挥发性双线记忆体模块的非挥发性记忆体位置。

技术领域

本发明通常地关于计算机系统。

背景技术

一计算机系统可能包含一个或多个中央处理单元及一个或多个记忆体模块；一记忆体模块包含一个或多个记忆体集成电路(”芯片”)；一记忆体芯片可能包含挥发性记忆体(例如，动态随机存取记忆体(DRAM))或非挥发性记忆体(例如，闪存)，或是包含两者。当该计算机系统的电源中断时，挥发性记忆体即遗失其内容；相反地，即使缺乏系统电源，非挥发性记忆体仍保留其内容。一般来说，挥发性记忆体比非挥发性记忆体快，因此更常被采用作为处理操作系统、应用程序等等的主要记忆体。当前可得的计算机系统系典型地使用双线记忆体模块(dual in-line memory module，简称为DIMM)，DIMM仅包含挥发性记忆体作为主要记忆体；一暂存双线记忆体模块(registered DIMM，简称为RDIMM)具有在DRAM模块与记忆体控制器之间的一缓存器，此外则是跟DIMM相同，仅具有挥发性记忆体。不像DIMM或RDIMM，一非挥发性双线记忆体模块(non-volatile DIMM，简称为NVDIMM)皆包含挥发性记忆体以提供快速访问速度以及非挥发性记忆体以作为防备电源故障的预防措施。

一中央处理单元(central processing unit，简称为CPU)可能包含一个内部高速缓存以高速缓存位置的内容；根据一完全写入(write-through)快取策略或回写(write-back)快取策略，快取数据可被写至对应的记忆体位置(即，接受快取数据的记忆体位置)。采用完全写入快取策略时，被写至高速缓存的数据亦被同时写至对应的记忆体位置；如此一来，高速缓存以及对应的记忆体位置总是同步。采用回写快取策略时，只在间隔时或在某些情况下，被写至高速缓存的数据被写至对应的记忆体位置。因为NVDIMM是为了储存关键数据，所以NVDIMM记忆体位置系通常地依据完全写入快取策略快取数据以确保NVDIMM总是具备最新的数据。

发明内容

在一具体实施例，一计算机系统包含一DIMM，例如一RDIMM及一NVDIMM；该计算机系统的一CPU具有为该DIMM及该NVDIMM快取数据的内部高速缓存位置；该CPU的一记忆体型态范围缓存器(memory type range register，简称为MTRR)系为了位于该DIMM及该NVDIMM的一范围的记忆体位置而被设定为回写快取策略。该计算机系统包含一电源供应器；在一电源故障事件中，在该计算机系统完全地切断电源之前，该电源供应器触发一硬件非屏蔽中断(non-maskable interrupt，简称为NMI)并维持供给该CPU的电源以允许快取数据被储存在该NVDIMM的非挥发性记忆体位置。

本领域技术人员阅读本揭示的整体，亦即包含随附的图示及权利要求，则能清楚明了本发明的这些以及其他特征。

附图说明

图1为依据本发明之一具体实施例的一计算机系统的示意图。

图2为依据本发明之一具体实施例的记忆体位置的设定快取策略的一计算机执行方法的流程图。

其中附图标记为：

计算机系统 100

挥发性记忆体位置 101-1～101-n

挥发性记忆体位置 102-1～102-n

非挥发性记忆体位置 103-1～103-n