[发明专利]一种栅极驱动电路及液晶显示器

说明书

本发明提供了一种栅极驱动电路，适用于液晶显示器，所述栅极驱动电路包括级联的多个GOA单元，其中，第n级GOA单元包括：时钟信号源、恒压低电平源、上拉控制模块、削角控制信号模块、上拉模块、下传模块、下拉模块、下拉维持模块及自举电容；上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源与所述削角控制信号模块电性连接，所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。

技术领域

本发明涉及液晶面板技术领域，尤其涉及一种栅极驱动电路及液晶显示器。

背景技术

现有的液晶显示装置的发展呈现出窄边框、薄型化和低成本的发展趋势，其中一项重要的技术为GOA(Gate Drive On Array，阵列基板行驱动)技术。通过GOA技术将扫描线驱动电路集成在液晶面板的阵列基板上，从而在材料成本和制作工艺方面上降低产品成本。

图1为现有技术中的一种GOA电路原理图。在该GOA电路中，包括上拉控制模块101、上拉模块102、下拉模块103、下拉维持模块104(其包括第一下拉维持模块1041和第二下拉维持模块1042)。当与第十一薄膜晶体管电性连接的G(n-5)为高电位时，Q(n)被充电拉高，此时第二十一薄膜晶体管T21导通，CK1高电位将G(n)上拉并输出高电位扫描信号；当与第三十一薄膜晶体管及第四十一薄膜晶体管电性连接的G(n+5)为高电位时，下拉模块将G(n)和Q(n)点的电位同时拉低。第一下拉维持模块和第二下拉维持模块的工作点电位为Q(n)低电位和LC1(或LC2)高电位，GOA电路的控制时序如图2所示。其中，LC1和LC2周期为2倍帧周期，占空比为1/2的低频信号，LC1和LC2相位相差1/2周期。

目前，大尺寸液晶显示器主要应用的仍然是a-Si半导体技术，而目前a-Si TFT主要仍然以BCE(Back Channel Etching)结构为主，这种结构的优点在于结构简单，工艺成本较低，其缺点在于寄生电容较大，尤其是薄膜晶体管的源极(与像素电极相连的一端)与栅极之间的寄生电容在栅极扫描结束的瞬间，会使得像素电极的电位被拉低，这种现象被称为馈通效应(feed through)，馈通电压的公式为：Vth＝(Vgl-Vgh)*Cgd/(Cgd+Clc+Cst)，其中等式中的Vgh和Vgl分别表示栅极导通和截止时的电压，Clc表示像素电极的液晶电压，Cst表示像素电极的存储电压。然而,馈通电压会导致液晶显示器产生闪烁(flicker)等不良影响，因此，如何降低馈通电压的影响则成为设计液晶显示器中重要的一个课题。

发明内容

本发明的目的在于，提供一种栅极驱动电路，以降低馈通效应对液晶面板所造成的影响，从而提高液晶面板的显示效果及使用信赖性。

本发明提供了一种栅极驱动电路，适用于液晶显示器，所述栅极驱动电路包括级联的多个GOA单元，其中，第n级GOA单元包括：时钟信号源，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；恒压低电平源，用于提供第二低电平；上拉控制模块，用于接收第一扫描信号，并受第一级传信号的控制生成本级的扫描电平信号；削角控制信号模块，用于受所述本级的时钟信号的控制而输出削角控制信号；上拉模块，用于受所述本级的扫描电平信号的控制，将所述削角控制信号输出至本级的扫描信号的输出端；下传模块，用于接收所述削角控制信号，并受所述本级的扫描电平信号的控制生成第二级传信号；下拉模块，用于根据第二扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；下拉维持模块，用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平；自举电容，用于生成所述本级的扫描电平信号的高电平；所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源与所述削角控制信号模块电性连接，所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。