[发明专利]控制电路及操作电路

说明书

一种控制电路及操作电路，其中控制电路用以提供一输出电压，并包括一N型晶体管、一第一P型晶体管以及一第二P型晶体管。N型晶体管耦接一第一电源端，第一P型晶体管具有一第一源极、一第一漏极、一第一栅极以及一第一基极，第一栅极耦N型晶体管的栅极，第一基极耦接第一源极，第二P型晶体管具有一第二源极、一第二漏极、一第二栅极以及一第二基极，第二源极耦接一第二电源端。第二漏极及第二基极耦接第一基极。本发明提供的控制电路及操作电路可以防止静电放电电压损害内部的核心电路。

技术领域

本发明有关于一种控制电路，特别是有关于一种不易受到静电放电(Electrostatic Discharge)电流伤害的控制电路。

背景技术

因静电放电所造成的元件损害对集成电路产品来说已经成为最主要的可靠度问题之一。尤其是随着尺寸不断地缩小至深亚微米的程度，金属氧化物半导体的栅极氧化层也越来越薄，集成电路更容易因静电放电现象而遭受破坏。在一般的工业标准中，集成电路产品的输出入接脚(I/O pin)必需能够通过2000伏特以上的人体模式静电放电测试以及200伏特以上的机械模式静电放电测试。因此，在集成电路产品中，静电放电释放元件必需设置在所有输出入焊垫(pad)附近，以保护集成电路产品内部的控制电路不受静电放电电流的侵害。然而，当静电放电事件发生时，若静电放电电压尚不足以触发静电放电释放元件时，静电放电电压仍会伤害内部的核心电路。

发明内容

本发明提供一种控制电路，用以提供一输出电压，并包括一N型晶体管、一第一P型晶体管以及一第二P型晶体管。N型晶体管耦接一第一电源端。第一P型晶体管具有一第一源极、一第一漏极、一第一栅极以及一第一基极。第一栅极耦N型晶体管的栅极。第一基极耦接第一源极。第二P型晶体管具有一第二源极、一第二漏极、一第二栅极以及一第二基极。第二源极耦接一第二电源端。第二漏极及第二基极耦接第一基极。

本发明更提供一种操作电路，其包括一静电放电释放元件以及一控制电路。静电放电释放元件耦接于一第一电源端以及一第二电源端之间。控制电路用以提供一输出电压，并包括一N型晶体管、一第一P型晶体管以及一第二P型晶体管。N型晶体管耦接第一电源端。第一P型晶体管具有一第一源极、一第一漏极、一第一栅极以及一第一基极。第一栅极耦N型晶体管的栅极。第一基极耦接第一源极。第二P型晶体管具有一第二源极、一第二漏极、一第二栅极以及一第二基极。第二源极耦接第二电源端。第二漏极及第二基极耦接第一基极。

附图说明

图1为本发明的操作电路的示意图。

图2为本发明的控制电路的一可能实施例。

图3为本发明的控制电路的另一可能实施例。

图4为本发明的控制电路的另一可能实施例。

图5为本发明的控制电路的另一可能实施例。

附图标号

100：操作电压；

110：静电放电释放元件；

120、200、300、400、500：控制电路；

130、140：电源端；

VOP：操作电压；

GND：接地电压；

VOUT：输出电压；

TP1～TP8：P型晶体管；

TN1～TN4：N型晶体管。

具体实施方式