[发明专利]移位寄存器单元、驱动装置、显示装置以及驱动方法

权利要求书

1.一种移位寄存器单元，包括：输入电路、第一上拉节点复位电路、输出电路、输出复位电路、下拉节点控制电路和上电初始化电路；其中，

所述输入电路配置为响应于输入信号对上拉节点进行充电；

所述第一上拉节点复位电路配置为在复位信号的控制下，对所述上拉节点进行复位；

所述输出电路配置为在所述上拉节点的电平的控制下，将第一时钟信号输出至输出端；

所述输出复位电路配置为在下拉节点的电平的控制下，对所述输出端进行复位；

所述下拉节点控制电路配置为对所述下拉节点的电位进行控制；

所述上电初始化电路配置为响应于上电初始化信号对所述上拉节点进行复位；

所述移位寄存器单元还包括第二上拉节点复位电路，其中，

所述第二上拉节点复位电路与第二时钟信号端、第一电压端和所述上拉节点连接，配置为响应于不同于所述第一时钟信号的第二时钟信号对所述上拉节点进行复位，且所述第二上拉节点复位电路和所述下拉节点不连接，以使得所述上拉节点的电位不再受所述下拉节点的电位的影响，从而在非输出阶段，使得所述上拉节点的电位有效地保持在正常电位，从而避免因为所述上拉节点的电位的漂移而造成多次输出问题。

2.根据权利要求1所述的移位寄存器单元，其中，

所述输入电路与输入端和所述上拉节点连接；

所述第一上拉节点复位电路与复位端、第一电压端和所述上拉节点连接；

所述输出电路与第一时钟信号端、输出端和所述上拉节点连接；

所述输出复位电路与输出端、所述第一电压端和所述下拉节点连接；

所述下拉节点控制电路与第二时钟信号端、所述第一电压端、所述输出端和所述下拉节点连接；

所述上电初始化电路与初始化端、所述第一电压端和所述上拉节点连接。

3.根据权利要求2所述的移位寄存器单元，其中，所述下拉节点控制电路包括下拉节点充电电路和下拉节点复位电路，

所述下拉节点充电电路与所述第二时钟信号端、所述第一电压端和所述下拉节点连接，配置为响应不同于所述第一时钟信号的第二时钟信号对所述下拉节点进行充电；

所述下拉节点复位电路与所述输出端、所述第一电压端和所述下拉节点连接，配置在所述输出端的电平的控制下，对所述下拉节点进行复位。

4.根据权利要求3所述的移位寄存器单元，其中，所述下拉节点充电电路包括：

第一晶体管，其栅极和第一极连接，且配置为和所述第二时钟信号端连接以接收所述第二时钟信号，第二极配置为和所述下拉节点连接以对所述下拉节点进行充电；以及

第一电容，其第一极和所述下拉节点连接，第二极和所述第一电压端连接。

5.根据权利要求3所述的移位寄存器单元，其中，所述下拉节点充电电路包括：

第一晶体管，其栅极配置为和所述第二时钟信号端连接以接收所述第二时钟信号，第一极配置为和第二电压端连接以接收第二电压，第二极配置为和所述下拉节点连接以对所述下拉节点进行充电；以及

第一电容，其第一极和所述下拉节点连接，第二极和所述第一电压端连接。

6.根据权利要求3所述的移位寄存器单元，其中，所述下拉节点复位电路包括：

第二晶体管，其栅极配置为和所述输出端连接以接受所述输出端的电平的控制，第一极配置为和所述下拉节点连接以对所述下拉节点进行复位，第二极配置为和所述第一电压端连接以接收第一电压。

7.根据权利要求1所述的移位寄存器单元，其中，所述第二上拉节点复位电路包括：

第三晶体管，其栅极配置为和所述第二时钟信号端连接以接收所述第二时钟信号，第一极配置为和所述上拉节点连接以对所述上拉节点进行复位，第二极配置为和所述第一电压端连接以接收第一电压。

8.根据权利要求2-6任一所述的移位寄存器单元，其中，所述上电初始化电路包括：

第四晶体管，其栅极配置为和所述初始化端连接以接收所述上电初始化信号，第一极配置为和所述上拉节点连接以对所述上拉节点进行复位，第二极配置为和所述第一电压端连接以接收第一电压。