[发明专利]减少逐次逼近模数转换器中电介质吸收的方法和装置

权利要求书

1.一种模数转换器ADC，包括：

转换器电路，配置以基于到ADC的第一模拟信号输入产生第一数字转换输出信号值，以及基于在选择第一模拟信号之后选择的到ADC的第二模拟信号输入产生第二数字转换输出信号值；以及

校正电路，配置以：

接收第一数字转换输出信号值和第二数字转换输出信号值；

接收采集时间信号或温度信号中的至少一个，所述采集时间信号表示两次相邻的模数转换之间的时间的持续时间；和

使用关于所接收的采集时间信号或温度信号中的至少一个和第一数字转换输出值的信息，确定第二数字转换输出值的校正版本。

2.如权利要求1所述的转换器，

其中所述第一数字转换输出值包括第一数字转换值的校正版本。

3.如权利要求1所述的转换器，

其中所述校正电路配置以：

至少部分地基于所述采集时间信号和温度信号，确定缩放因子值；

确定在所述第一数字转换输出值和所述第二数字转换输出值之间的第一差值；和

确定所述缩放因子值和所述第一差值的乘积。

4.如权利要求1所述的转换器，

其中所述校正电路配置以：

至少部分地基于所述采集时间信号和温度信号，确定缩放因子值；

确定在所述第一数字转换输出值和校正的第一数字转换输出与所述第二数字转换输出值之间的第一差值；

确定所述缩放因子值和所述第一差值的乘积；以及

确定所确定的乘积和所述第二数字转换输出值的和。

5.如权利要求4所述的转换器，

其中所述校正电路包括存储所确定的缩放因子值的查找表；

其中所述校正电路包括确定所述第一差值的减法电路；

其中所述校正电路包括确定所述乘积的乘法电路；以及

其中所述校正电路包括确定所述和的加法器电路。

6.如权利要求1所述的转换器，

其中所述校正电路包括在计算机可读存储器件中的查找表；

其中所述校正电路配置以基于采集时间信号和温度信号确定缩放因子；以及

其中所述计算机可读存储器件存储所确定的缩放因子值。

7.如权利要求1所述的转换器，

其中所述校正电路配置以：

至少部分地基于所述采集时间信号和温度信号确定缩放因子值；以及

确定所述缩放因子值和所述第二数字转换输出值的乘积。

8.如权利要求1所述的转换器，

其中所述校正电路配置以：

至少部分地基于采集时间信号和温度信号来确定缩放因子值；

确定缩放因子值和先前的模拟信号值的乘积；和

确定所确定的乘积与第二数字转换输出值之间的差。

9.如权利要求8所述的转换器，

其中所述校正电路包括存储所确定的缩放因子值的查找表；

其中所述校正电路包括确定所述乘积的乘法电路；以及

其中所述校正电路包括确定所述差的减法电路。

10.如权利要求1所述的转换器，

其中持续时间是基于识别第一转换周期何时结束的第一时间点与识别相邻的第二转换周期何时开始的第二时间点之间的差来计算的。