[发明专利]一种信号接收机扫频模式下的校准插值方法

说明书

技术领域

本发明属于微波测试技术领域，具体涉及一种信号接收机扫频模式下的校准插值方法。

背景技术

由于信号接收机在整个宽频段上具有不同的频响特性，所以对每个频率点都要进行幅度校准，幅度校准的硬件电路实现如图1所示。通过改变可变增益放大器(VGA)的电压调节端的电压大小就能实现幅度调节，并且这种幅度调节通常都是线性的，即输入电压值与增益值呈线性关系；作用于AD的数字量都必须严格按照AD芯片的固有时序传达给AD芯片，这个时序控制是由FPGA产生的。而AD数字量的计算方法就涉及到本专利的核心内容，通过标准仪器在一些固定频率点上获得一组对应的AD数字量校准值，这些固定频率点等间隔分布，然后根据这些值，对其余频率点上的校准值进行线性插值处理，进而算出这些频率点下的数字校准值，线性插值算法如图2所示。已知x1，x2为频率值，y1，y2为对应的数字校准值，那么x3这个频率点下的数字校准值，线性插值计算公式为y3＝(y2-y1)/(x2-x1)*(x3-x1)+y1。

现有技术方案实现：

1、上位机软件计算数字校准值：

当信号接收机工作时，需要设置起始频率，终止频率，步进频率，对每个频率点都需要校准。软件根据原始校准数据，进行“软查表”，即按照线性插值公式计算得到扫频每个频率点的频率校准值，然后将这次扫频设置下的频率校准值写入FPGA，FPGA在各频率点下向AD发送对应的校准数据。每当扫频设置有变动，这个过程都要重复一次。

2、FPGA硬件IP核直接计算数字校准值：

这种方法思想与上位机软件计算方法思路一致，只不过是通过底层硬件来实现。首先，将原始校准数据写入FPGA，FPGA根据起止频率查表，然后进行每个步进点的插值数据计算。计算过程中调用FPGA内部乘除IP核，能快速实现插值算法，但这种实现方法的前提是在FPGA资源充裕的情况下，因为这种乘除IP核的使用将用掉FPGA的大量资源，如果资源紧张的情况下，将达不到预期目标。

现有的两种方案存在的缺点为：

1、上位机软件计算校准值：缺点是速度慢，耗时长。每次扫频，校准数据都要由上位机算出，然后传给底层硬件，这种上位机至底层硬件的数据传输，会造成耗时过长，在扫频时间要求比较高的场合将会凸显其弊端；

2、FPGA硬件乘除IP核计算校准值：缺点是资源耗费大，增加硬件成本。在实际工程中，特别是在硬件已经固定的情况下，FPGA的资源是有限的，后期的性能升级与维护将会增大FPGA的资源开销，很有可能会出现资源不足，如果更换新的FPGA势必将增加成本。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种信号接收机扫频模式下的校准插值方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种信号接收机扫频模式下的校准插值方法，采用FPGA和AD转换器，具体包括如下步骤：

步骤1：将原始校准数据写到底层FPGA的RAM中，作为整机参数初始化的一部分；

步骤2：当调用扫频功能时，每个频率点都需要校准数据的匹配写入，即进入到状态机环节；

步骤3：FPGA根据起始频率，进行除法运算，具体为起始频率除以校准基点固定跨度间隔L，商是起始频率落在第几个校准区间内，余数δ是离校准区间首基点的距离；

步骤4：根据起始频率落在哪个校准区间，就能得到RAM地址，FPGA读取校准区间首基点的校准值Cal1；

步骤5：FPGA读取后校准基点的校准值Cal2；

步骤6：根据公式(Cal1-Cal2)*δ/L+Cal1，进行先乘后除再加运算，起始频率的校准值为FreqCalValue；

步骤7：将FreqCalValue写入FPGA的AD转换器中，完成起始频率的校准；

步骤8：计算下一个频率校准值；

下一个δ值＝StepFreq+当前δ值，StepFreq为步进频率，判断下一个频率值与上次频率校准区间尾基点的大小；

若：判断结果是下一个频率值超过上次频率校准区间尾基点，即StepFreq+当前δ≥L，则说明下一个频率值已跨区间，然后进入等待校准信号到来；