[发明专利]占空比校正器件及包括其的半导体器件

说明书

可以提供一种占空比校正器件。占空比校正器件可以包括占空比控制器，其被配置为通过控制占空比校正信号的占空比来输出控制信号，并且检测反馈信号的电平以基于在反馈信号的电平与一逻辑电平相对应的时段施加的码信号来转换占空比。占空比校正器件可以包括功率门控电路，其被配置为通过驱动控制信号来产生反馈信号。

相关申请的交叉引用

本申请要求2016年9月5日在韩国知识产权局提交的申请号为10-2016-0113925的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

各种实施例总体而言可以涉及一种占空比校正器件，更具体地，涉及一种与校正时钟的占空比相关的占空比校正器件。

背景技术

在基于时钟操作的半导体器件(诸如同步存储器件)中，精确地控制时钟的占空比非常重要。当时钟的占空比为50％时，可以表示时钟信号的高电平时段与时钟信号的低电平时段具有相同的幅值。

在同步存储器件的情况下，数据必须同步于时钟的上升沿和下降沿而被输入和输出(输入/输出)。在这种半导体存储器件中，当时钟的占空比不是正好为50％时，上升沿和下降沿之间的时序可能会失真。在这种情况下，数据可能不会在精确时序处输入/输出。因此，同步存储器件使用DCC(占空比校正电路)以便将时钟的占空比精确地调整到50％。

发明内容

在本公开的实施例中，可以提供一种占空比校正器件。占空比校正器件可以包括占空比控制器，其被配置为通过控制占空比校正信号的占空比来输出控制信号，并且检测反馈信号的电平以基于在反馈信号的电平与一逻辑电平相对应的时段施加的码信号来转换占空比。占空比校正器件可以包括功率门控电路，其被配置为通过驱动控制信号来产生反馈信号。

在本公开的实施例中，可以提供一种半导体器件。半导体器件可以包括占空比校正器件，其被配置为当根据选择信号来选择正常路径时，校正占空比校正信号的占空比并且将校正的信号输出为控制信号，而当根据选择信号来选择反馈环路径时，驱动控制信号以基于码信号来校正反馈信号的占空比。半导体器件可以包括输出驱动器，其被配置为驱动占空比校正器件的输出信号并且将被驱动的信号输出到输出端子。

附图说明

图1是图示根据实施例的占空比校正器件的示例的代表的配置图。

图2是图示图1的占空比控制器和功率门控电路的示例的代表的配置图。

图3和图4是用于描述图2的电平检测电路的操作的示图。

图5是图示图2的占空比转换电路的示例的代表的电路图。

图6是图示图2的驱动电路的示例的代表的电路图。

图7是图示根据实施例的半导体器件的示例的代表的配置图。

图8是图示根据实施例的半导体器件的示例的代表的配置图。

具体实施方式

在下文中，将参考附图通过实施例的示例来描述根据本公开的占空比校正器件及包括其的半导体器件。

各种实施例可以针对能够在没有占空比检测器的情况下提高占空比校正效率的占空比校正器件。

图1是图示根据实施例的占空比校正器件的示例的代表的配置图。

根据本实施例的占空比校正器件10包括时钟发生器100、占空比校正器200、占空比控制器300以及功率门控电路400。

时钟发生器100产生时钟信号CLK，并且将产生的时钟信号CLK提供给占空比校正器200。占空比校正器200通过校正时钟信号CLK的占空比来产生占空比校正信号DCS。占空比校正器200可以包括用于校正时钟信号CLK的占空比的DCC(占空比校正电路)。