[发明专利]一种基于RSA和SHA-512的低成本数字签名SOPC设计方法

说明书

本发明提出了一种基于RSA和SHA‑512的低成本数字签名SOPC设计方法，其中片内MCU使用ALTERA的软核NiosII，按照运算的特点对RSA和SHA‑512进行软硬件划分；软件部分包括与片外数据的交互、RSA的模幂运算、SHA‑512的数据填充；硬件部分完成RSA的模乘运算、模加运算、模逆运算，以及SHA‑512中以80轮为一个子单元的运算。利用了硬件计算的并行性，获得高速计算效果；利用软件灵活性，可以保证系统的抗攻击能力，并且可支持不同的RSA长度、不同的HASH函数等计算方式。功能上，本发明能用于数字签名，身份认证等场合。

技术领域

本发明涉及密码芯片设计领域，特别涉及基于RSA和SHA-512的低成本数字签名SOPC（可编程片上系统）设计方法。

背景技术

RSA公钥加密算法在1977提出，可以方便的用于秘钥交换和数字签名等场合，它能抵御目前为止所有的密码攻击，已被ISO推荐为公钥加密标准。SHA是美国国家安全局（NSA）设计，美国国家标准与技术研究院（NIST）发布的一系列密码散列函数，能够有效的计算出一段数据的哈希值，并保证其单向性。

数字签名在目前的电子商务、公文流转等场合中应用频繁，主要的方式为先对需要签名的文件进行HASH运算，得到文件的哈希值，再对哈希值进行非对称加密算法的私钥加密，这样相比直接私钥运算大大提高了计算速度，安全性却可以通过HASH的单向性来保证。

RSA的安全性源于大整数分解的困难性，为了保证安全，需要选取更长的密钥，目前认为暂时安全的长度为1536位或2048位。密钥长度的增加将大大增大计算难度，软件实现RSA的耗费时间已经难以接受，目前用硬件实现RSA是通用的做法。

硬件实现RSA能达到很高的速度，一般的FPGA的每秒完成40次2048位RSA计算已经可以做到。但是硬件实现的RSA也有缺陷，第一是算法的更改升级麻烦，甚至连支持不同长度的RSA都不能很好的兼容，限制了产品的通用性；第二是硬件难以做到功耗平衡，抗攻击能力有限。

可见，RSA迫切需要解决的问题是提高运算速度的同时保证计算的灵活性和抗旁道攻击能力。

SHA运算中用到了大量的逻辑运算，与RSA一样，利用硬件的并行性可以提升运算速度。

发明内容

本发明从技术上提出了一种基于RSA和SHA-512的低成本数字签名SOPC设计方法，有效的解决了上述问题。其中片内MCU使用ALTERA的软核NiosII，按照运算的特点对RSA和SHA-512进行软硬件划分；软件部分包括与片外数据的交互、RSA的模幂运算、SHA-512的数据填充；硬件部分完成RSA的模乘运算、模加运算、模逆运算，以及SHA-512中以80轮为一个子单元的运算。本发明应用于数字签名与验证等场合，能有效抵抗目前已知的所有攻击方式。

一种基于RSA和SHA-512的低成本数字签名SOPC设计方法，其采用NiosII软核作为控制中心，控制一次数字签名或验证的进行；采用硬件实现基本密码算数模块，作为计算加速器外挂在avalon总线上，基本密码算数模块包括模乘模块、模加模块、模逆模块以及SHA-512中对1024位原始数据的80轮运算单元。

进一步地，所述SOPC中，底层硬件模块接口设计为avalon总线接口，与NiosII处理器对接，控制信号和数据信号以地址来区分，底层硬件模块中留有控制/状态寄存器，NiosII通过对此寄存器的读写来完成控制，对底层硬件模块中数据寄存器的读写来完成计算数据的交互。

进一步地，所述SOPC中，RSA硬件模块留有可配置的运算长度寄存器，通过avalon的配置，来实现不同长度RSA运算；SHA-512则因为运算的特点，由NiosII截取运算结果的384位而支持SHA-384。