[发明专利]掉电保护装置及电子设备

说明书

技术领域

本发明涉及集成电路和电路系统领域，尤其是涉及一种掉电保护装置及电子设备。

背景技术

NVM(Non-Volatile Memory，非易失性存储器)具有数据可改写、数据掉电保持、访问速度慢和单位成本低等特点，在集成电路和电路系统中一般作为主存使用。在集成电路中，NVM一般以嵌入式NVM方式和其他电路集成在同一个集成电路上。在其他电路系统中，NVM往往以分立器件的方式与系统连接。为了使数据可重复擦写和掉电后可保持，NVM采用了特殊的储值结构，在擦写时需要通过高压等手段改变储值结构的电特性，因此擦写时间较长(一次擦写可能长达数毫秒)，由于供电异常或应用场景的原因，容易发生在NVM擦写期间系统掉电的情况，从而影响NVM中数据的可靠性。因此在使用NVM的系统中必须进行NVM防掉电的处理。

NVM防掉电处理一般采用软硬结合的方式。即，软件在改写NVM某地址的数据时，首先对该地址的数据进行备份，备份完成后再对该地址的数据进行更新，更新完成后可以选择消除备份数据，与此同时，软件在NVM中开辟特殊区域存储目标地址与备份数据区的擦写等状态。系统每次上电时，首先检查NVM中存储的擦写状态是否符合预期，如果不符合预期，说明上次系统在改写NVM目标地址时发生了异常掉电，软件可以利用备份信息对目标地址的数据进行恢复，从而保证NVM中数据不存在非预期的情况。

在上述NVM防掉电机制中，核心是需要保证在NVM擦写期间掉电时，除了目标地址外，其他非预期地址的数据不被意外改写。在一些电路系统中，为了避免NVM掉电时非预期地址被改写，在系统中集成了一个备用电源，该电源检测到系统下电时，持续给NVM相关电路进行供电，保证系统下电时NVM的擦写操作可以完成。此种方式成本高昂、实现复杂。还有一些电路系统，为了避免NVM掉电时非预期地址被改写，采取将NVM接口信号下电时复位为特殊信号的方式，例如，下电时将NVM的读写逻辑信号复位成非读写状态，或将NVM的地址信号复位成一个特殊地址。一方面，在NVM下电时，因为NVM内部的高压状态在下电时仍会持续一段时间，控制NVM端口的读写信号变为非读写状态的过程比较缓慢，无法准确的确定具体在哪一时刻将读写信号变为非读写状态。另一方面，由于地址位数较多，将NVM地址信号复位成特殊地址的过程需要一段时间，在复位过程中可能出现与特殊地址只有部分相同的中间地址，进而导致地址复位过程出现混乱。并且，预留的特殊地址也有可能与系统中其他用户的访问发生冲突。

发明内容

有鉴于此，本发明的目的在于提供一种掉电保护装置及电子设备，以解决非易失性存储器擦写期间系统容易生掉电，从而影响非易失性存储器数据可靠性的技术问题。

第一方面，本发明实施例提供了一种非易失性存储器掉电保护装置，包括：第一复位电路、第二复位电路、地址输入控制电路和数据读写控制电路；

所述第一复位电路与外部的输入电源连接，用于检测输入电源下电过程中下降沿的第一电压值，当所述第一电压值小于第一检测阈值时，所述第一复位电路输出第一有效复位信号；

所述地址输入控制电路的复位端与所述第一复位电路连接，用于在接收到所述第一有效复位信号时，对自身复位，以使与所述地址输入控制电路的输出端连接的非易失性存储器停止写入地址信息；

所述第二复位电路与所述输入电源连接，用于检测输入电源下电过程中下降沿的第二电压值，当所述第二电压值小于第二检测阈值时，所述第二复位电路输出第二有效复位信号；

所述数据读写控制电路的复位端与所述第二复位电路连接，用于在接收到所述第二有效复位信号时，对自身复位，以使与所述数据读写控制电路的输出端连接的非易失性存储器停止读写数据；

其中，所述第一检测阈值小于所述第二检测阈值。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述第一复位电路，还用于当所述第一电压值大于第一检测阈值时，所述第一复位电路输出第一无效复位信号；

所述地址输入控制电路，还用于在接收到所述第一无效复位信号时，按照预设方式生成待写入所述非易失性存储器的地址信息。

结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述地址输入控制电路的输出端与所述非易失性存储器的地址输入端连接，用于将所述地址信息写入所述非易失性存储器。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述第二复位电路，还用于当所述第二电压值大于第二检测阈值时，所述第二复位电路输出第二无效复位信号；