[发明专利]数据加、解密方法及数据加、解密系统

说明书

一种数据加、解密方法及数据加、解密系统。所述加密方法包括：处理器获取PUF模块初始化产生的第一真实响应数据，基于所述第一真实响应数据得到私钥数据，基于所述私钥数据得到对应的公钥数据并发送至加密装置；所述加密装置生成对待加密数据进行加密的加密密钥，利用所述加密密钥对待加密数据进行加密，将加密后的数据存储在第一存储器中；并利用所述公钥数据对所述加密密钥进行加密，得到密钥数据；所述第二存储器获取所述第一真实响应数据对应的辅助数据及所述密钥数据并进行存储。应用上述方案，可以提高数据的安全性。

技术领域

本发明涉及加解密技术领域，具体涉及一种数据加、解密方法及数据加、解密系统。

背景技术

现场可编程门阵列(Field－Programmable Gate Array，FPGA)，是在可编程逻辑阵列(Programmable Logic Array，PAL)和通用逻辑阵列(Generic logic Array，GAL)等可编程器件的基础上进一步发展而来的。FPGA作为专用集成电路(ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数量有限的缺点。

运用FPGA开发的产品最终都会生成具有特定功能的位流配置文件。FPGA启动时，需要从外部读取并下载位流配置文件。为了保证位流配置文件的安全性，所下载的位流配置文件通常都是加密的。FPGA需要利用密钥对所下载的位流配置文件进行解密。

由于FPGA中没有存储器，因此，FPGA需要从外部的存储器中获取用于加密位流配置文件的密钥。早期的FPGA，大都采用带电池的随机存取存储器(Random-Access Memory，RAM)或者电编程熔丝(eFuse)来保存密钥。但是利用RAM及eFuse保存密钥的方法安全性都较差，容易被获取。

为了提高密钥的安全性，目前的FPGA采用存储器来保存密钥。但是现有利用存储器保存密钥仍容易被破解，数据的安全性仍无法满足用户的需求。

发明内容

本发明实施例解决的技术问题是如何提高数据的安全性。

为解决上述技术问题，本发明实施例提供一种数据加密方法，所述方法包括：处理器获取PUF模块初始化产生的第一真实响应数据，基于所述第一真实响应数据得到私钥数据，基于所述私钥数据得到对应的公钥数据并发送至加密装置；所述加密装置生成对待加密数据进行加密的加密密钥，利用所述加密密钥对待加密数据进行加密，将加密后的数据存储在第一存储器中；并利用所述公钥数据对所述加密密钥进行加密，得到密钥数据；第二存储器获取所述第一真实响应数据对应的辅助数据及所述密钥数据并进行存储。

可选地，所述第二存储器采用以下任意一种方式获取所述第一真实响应数据对应的辅助数据：所述第二存储器从所述获取所述第一真实响应数据生成对应的辅助数据；所述第二存储器通过所述处理器获取所述第一真实响应数据对应的辅助数据；所述第二存储器通过所述加密装置从所述处理器获取所述第一真实响应数据对应的辅助数据。

可选地，所述基于所述第一真实响应数据得到私钥数据，包括：所述处理器利用预设的私钥生成算法，对所述第一真实响应数据进行运算，得到所述私钥数据。

可选地，所述基于所述私钥数据得到对应的公钥数据，包括：所述处理器利用所述预设的公钥生成算法，对所述私钥数据进行运算，得到所述私钥数据对应的公钥数据。

可选地，所述预设的私钥生成算法为Hash算法，所述预设的公钥生成算法为SM2加密算法。

可选地，所述第一存储器为所述第二存储器。