[发明专利]半导体器件

说明书

一种半导体器件包括：锁存信号发生电路，其同步于内部时钟信号来锁存外部信号以产生锁存信号；测试脉冲发生电路，其根据锁存信号来缓冲内部时钟信号以产生测试脉冲信号；以及测试时段信号发生电路，其响应于测试脉冲信号的脉冲来产生被使能的测试时段信号，以执行预定功能。

相关申请的交叉引用

本申请要求2017年1月13日提交的申请号为10-2017-0006398的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本公开的实施例涉及一种执行训练操作的半导体器件。

背景技术

为了轻便，已经开发了诸如便携式计算机、个人数字助理(PDA)以及便携式电话的移动系统以减少其重量。为移动系统供电的电池会影响移动系统的总重量。如果移动系统中采用的半导体器件的功耗减少，则电池的容量也可以减少，从而减小移动系统的总重量。快速移动系统随着多功能移动系统的发展而越来越受期望。诸如移动存储器件(或被称为移动存储器芯片)的半导体器件的数据传输速度在确定这些快速移动系统的操作速度中可能是重要的。

近来，半导体器件已经被设计成通过多个引脚同时接收命令和地址。在这种情况下，通过多个引脚输入到半导体器件的多个信号可以包括关于命令和地址的信息，并且命令解码器和地址解码器可以分别将通过多个引脚输入的信号解码以提取命令和地址。

在同步半导体器件的情况下，命令和地址可以同步于时钟信号来输入。例如，双数据速率(DDR)半导体器件可以同步于时钟信号的上升沿和下降沿来接收命令和地址，而单数据速率(SDR)半导体器件可以同步于时钟信号的上升沿来接收命令和地址。

发明内容

根据实施例，半导体器件包括锁存信号发生电路、测试脉冲发生电路以及测试时段信号发生电路。锁存信号发生电路同步于内部时钟信号来锁存外部信号以产生锁存信号。测试脉冲发生电路根据锁存信号来缓冲内部时钟信号以产生测试脉冲信号。测试时段信号发生电路同步于产生测试脉冲信号的脉冲的时间点来产生被使能的测试时段信号，以执行预定功能。测试时段信号同步于退出脉冲信号的脉冲而被禁止，并且在从测试时段信号被使能的时间点起经过预定时段之后，退出脉冲信号的脉冲同步于外部信号的预定电平转变点来产生。

根据另一个实施例，半导体器件包括锁存信号发生电路、测试脉冲发生电路以及测试时段信号发生电路。锁存信号发生电路同步于第一内部时钟信号来锁存外部信号，以产生第一锁存信号。此外，锁存信号发生电路同步于第二内部时钟信号来锁存外部信号，以产生第二锁存信号。测试脉冲发生电路根据第一锁存信号来缓冲第一内部时钟信号，以产生第一测试脉冲信号。此外，测试脉冲发生电路根据第二锁存信号来缓冲第二内部时钟信号，以产生第二测试脉冲信号。测试时段信号发生电路响应于第一测试脉冲信号、第二测试脉冲信号以及退出脉冲信号来产生测试时段信号。在从测试时段信号被使能的时间点起经过预定时段之后，退出脉冲信号的脉冲同步于外部信号的预定电平转变点来产生。

附图说明

鉴于附图和所附的详细描述，本公开的各种实施例将变得更加明显，其中：

图1是图示根据实施例的半导体器件的配置的框图；

图2是图示包括在图1的半导体器件中的测试时段信号发生电路的示例的电路图；

图3是图示根据包括在控制信号中的比特位的逻辑值的组合来执行的有效命令的各个功能的表格，该表格由联合电子设备工程委员会(JEDEC)发布；

图4是图示包括在图1的半导体器件中的退出标志发生电路的示例的电路图；

图5是图示包括在图1的半导体器件中的锁存脉冲发生电路的示例的电路图；

图6是图示包括在图1的半导体器件中的退出脉冲发生电路的示例的电路图；

图7是图示根据实施例的半导体器件的操作的时序图；以及