[发明专利]一种交错并联控制逻辑电路及快速保护方法

权利要求书

1.一种交错并联控制逻辑电路，包括N个模拟控制模块，其特征在于利用上升沿错相1/N个开关周期的固定占空比的周期信号作为各模块的上升沿触发事件信号，以实现交错并联控制的N路PWM信号，其中N为正整数；所述的模拟控制模块包括模拟PWM模块，或者具有多个能够实现相同模拟PWM产生方式的模块的单片机；各模块上升沿触发事件信号的产生方式为：单片机产生同相的占空比分别为1/N，2/N，……，(N-1)/N的周期信号，上述周期信号各自的互补信号作为除模块1以外的各模块的上升沿触发事件信号；模块1的上升沿触发事件信号为无移相的占空比为1/N的周期信号。

2.权利要求1所述的一种交错并联控制逻辑电路，其特征在于所述能够实现相同模拟PWM产生方式的模块包括D触发器模块或RS触发器模块。

3.权利要求1所述的一种交错并联控制逻辑电路，其特征在于各模块上升沿触发事件信号的产生方式为单片机的数字PWM模块直接产生N路错相的上升沿触发事件信号。

4.权利要求1所述的一种交错并联控制逻辑电路，其特征在于各模块上升沿触发事件信号的产生方式为：配置定时器周期为1/N个PWM周期，并在定时器中断中分别依次产生各模块的上升沿触发信号。