[发明专利]电荷泵单元及电荷泵电路

说明书

本发明公开了一种电荷泵电路包括电压输入端口、电压输出端口、串接于电压输入端口及电压输出端口之间的多个电荷泵单元、时钟信号源及N个时钟延迟组件。时钟信号源产生主要时钟信号，而N个时钟延迟组件延迟主要时钟信号以产生电荷泵单元所需的时钟信号。主要时钟信号的上升沿领先最后一电荷泵单元所接收的最末时钟信号的上升沿，且主要时钟信号的下降沿落后于最末时钟信号的上升沿。每一电荷泵单元包括两组反相器及延迟组件以产生两个互补的时钟信号。

技术领域

本发明是有关于一种电荷泵电路，尤其是一种具有低逆向电流及低峰值电流的电荷泵电路。

背景技术

为满足电子装置对于低耗能的需求，集成电路(integrated circuits，IC)的电力规格也被重新设计成能够在低电压的环境中操作，以减少电能损耗。举例来说，过去电力规格是5V的集成电路现在常被减至3.3V或甚至低于2V。虽然低电压的操作能够减少电力损耗，然而在部分的情况下，电路仍然需要较高的电压来完成操作。举例来说，闪存就需要较高的电压来进行写入及清除操作。其中较高的电压常会利用电荷泵电路来提供。

现有技术的电荷泵电路常利用互补的时钟信号来控制。互补的时钟信号则常是将主要时钟信号通过两个具有不同数量的反相器的信号路径来产生。然而，由于这两个互补的时钟信号是经由不同的信号路径产生，因此两者的相位差并非180度。也就是说，其中一个时钟信号会领先另一个时钟信号。这样非完美的互补时钟信号将导致电荷泵电路产生逆向电流，并增加电流损耗。此外，为了提供更高的电压，电荷泵电路须具备更多级的电路。在此情况下，倘若未能妥善控制时钟信号，则将导致高峰值电流产生。亦即，随着电荷泵的级数变多，时钟信号的控制也变得更加复杂。

发明内容

本发明的一实施例提供一种电荷泵单元，电荷泵单元包括输入端、输出端、第一N型晶体管、第二N型晶体管、第一P型晶体管、第二P型晶体管、第一电容、第二电容、时钟输入端、P个第一反相器及R个延迟组件。

第一N型晶体管具有第一端、第二端及控制端，第一N型晶体管的第一端耦接于输入端。第二N型晶体管具有第一端、第二端及控制端，第二N型晶体管的第一端耦接于输入端，第二N型晶体管的第二端耦接于第一N型晶体管的控制端，而第二N型晶体管的控制端耦接于第一N型晶体管的第二端。第一P型晶体管具有第一端、第二端及控制端，第一P型晶体管的第一端耦接于第一N型晶体管的第二端，而第一P型晶体管的第二端耦接于输出端。第二P型晶体管具有第一端、第二端及控制端，第二P型晶体管的第一端耦接于第二N型晶体管的第二端及第一P型晶体管的控制端，第二P型晶体管的第二端耦接于输出端，而第二P型晶体管的控制端耦接于第一P型晶体管的第一端。第一电容具有第一端及第二端，第一电容的第一端耦接于第一N型晶体管的第二端。第二电容具有第一端及第二端，第二电容的第一端耦接于第二N型晶体管的第二端。

时钟输入端接收时钟信号。P个第一反相器串联于时钟输入端及第一电容的第二端之间，其中P是正整数。R个延迟组件串联于时钟输入端及第二电容的第二端之间，其中R是正整数。

本发明的另一实施例提供一种电荷泵电路。电荷泵电路包括电压输入端口、电压输出端口、多个电荷泵单元、时钟信号源及N个时钟延迟组件。

电压输入端口接收输入电压，而电压输出端口输出抬升电压。多个电荷泵单元串接于电压输入端口及电压输出端口之间。时钟信号源产生主要时钟信号。N个时钟延迟组件耦接于时钟信号源，并可延迟主要时钟信号以产生多个电荷泵单元中至少一电荷泵单元所需的至少一时钟信号。

多个电荷泵单元中的第一电荷泵单元接收主要时钟信号。主要时钟信号的上升沿领先至少一电荷泵单元中最后一电荷泵单元所接收的最末时钟信号的上升沿，且主要时钟信号的下降沿落后于最末时钟信号的上升沿。

附图说明

图1是本发明一实施例的电荷泵单元的示意图。

图2是图1的电荷泵单元的时钟信号波形图。