[发明专利]栅极驱动装置和显示面板

权利要求书

1.一种栅极驱动装置，包括至少二级栅极驱动电路，其特征在于，每级栅极驱动电路包括两个移位寄存器，第一级栅极驱动电路包括设置有第一下拉单元的第一移位寄存器和设置有第二下拉单元的第二移位寄存器，所述第一级栅极驱动电路的第一移位寄存器和第二移位寄存器分别设置在栅极驱动线的左侧和右侧，所述第一级栅极驱动电路中的第一下拉单元和第二下拉单元共同消除所述第一级栅极驱动电路信号输出端的噪声；第二级栅极驱动电路包括设置有第一下拉单元的第一移位寄存器和设置有第二下拉单元的第二移位寄存器，所述第二级栅极驱动电路的第一移位寄存器和第二移位寄存器分别设置在栅极驱动线的右侧和左侧，所述第二级栅极驱动电路中的第一下拉单元和第二下拉单元共同消除所述第二级栅极驱动电路信号输出端的噪声；同一级栅极驱动电路的所述第一下拉单元和第二下拉单元共用，共同实现同一栅极驱动线的下拉驱动。

2.根据权利要求1所述的栅极驱动装置，其特征在于，所述第一移位寄存器还包括与所述第一下拉单元连接的第一上拉单元和第一输出单元；所述第二移位寄存器还包括与所述第二下拉单元连接的第二上拉单元和第二输出单元。

3.根据权利要求2所述的栅极驱动装置，其特征在于，所述第一级栅极驱动电路中移位寄存器的输出单元连接第一时钟输入端，所述第二级栅极驱动电路中移位寄存器的输出单元连接第二时钟输入端；所述第一时钟输入端和第二时钟输入端输入信号的周期/占空比相同，正负极性相反。

4.根据权利要求2所述的栅极驱动装置，其特征在于，所述第一上拉单元和第二上拉单元分别包括第一晶体管、第二晶体管和第四晶体管，其中：

第一晶体管，其栅极和第一极与信号输入端连接，第二极与本移位寄存器的上拉节点连接；所述第一晶体管用于在信号输入端的输入信号为高电平时开启，将本移位寄存器的上拉节点的电位拉高，对本移位寄存器的输出单元中的第一电容进行充电；

第二晶体管，其栅极与复位端连接，第一极与本移位寄存器的上拉节点连接，第二极与低电平输入端连接；所述第二晶体管用于在复位端的输入信号为高电平时开启，将本移位寄存器的上拉节点的电位拉低至低电平输入端的低电平；

第四晶体管，其栅极与复位端连接，第一极与本移位寄存器的信号输出端连接，第二极与低电平输入端连接；所述第四晶体管用于在复位端的输入信号为高电平时开启，将本移位寄存器的信号输出端的电位拉低至低电平输入端VSS的低电平。

5.根据权利要求2所述的栅极驱动装置，其特征在于，所述第一下拉单元和第二下拉单元分别包括第五晶体管、第七晶体管、第九晶体管和第十晶体管，其中：

第五晶体管，其栅极与本移位寄存器的下拉控制节点连接，第一极与本移位寄存器的降噪输入端连接，第二极与本移位寄存器的下拉节点连接；所述第五晶体管用于在本移位寄存器的降噪输入端的输入信号为高电平时开启，将本移位寄存器的下拉节点的电位拉高；

第七晶体管，其栅极和第一极与本移位寄存器的降噪输入端连接，第二极与本移位寄存器的下拉控制节点连接；所述第七晶体管用于在本移位寄存器的降噪输入端的输入信号为高电平时开启，将本移位寄存器的下拉控制节点的电位拉高；

第九晶体管，其栅极与本移位寄存器的下拉节点连接，第一极与本移位寄存器的上拉节点连接，第二极与低电平输入端连接；所述第九晶体管用于在本移位寄存器的下拉节点为高电平时开启，将本移位寄存器的上拉节点的电位拉低至低电平输入端的低电平；

第十晶体管，其栅极与本移位寄存器的下拉节点连接，第一极与本移位寄存器的信号输出端连接，第二极与低电平输入端连接；所述第十晶体管用于在本移位寄存器的下拉节点为高电平时开启，将本移位寄存器的信号输出端的电位拉低至低电平输入端的低电平。