[发明专利]一种交织方法及装置

说明书

本申请涉及通信技术领域，公开了一种交织方法及装置，用以降低Polar码交织和速率匹配实现过程的复杂度。该方法为：获取Polar码编码后的编码比特，将所述编码比特按照执行速率匹配操作的优先级顺序进行排序，获得第一比特序列，所述第一比特序列中包括j个子序列，j为正整数，将所述第一比特序列写入i行j列的交织器，其中，所述交织器中的一列中的比特包含所述j个子序列中的一个子序列，从所述交织器中逐列读出比特，直至读取M个比特，其中，至少两列相邻的读出方向相反，M为目标码长。

技术领域

本申请实施例涉及通信技术领域，尤其涉及一种交织方法及装置。

背景技术

无线通信的快速演进预示着未来第五代(5th generation，5G)通信系统将呈现出一些新的特点，最典型的三个通信场景包括增强型移动互联网(enhance mobilebroadband，eMBB)、海量机器连接通信(massive machine type communication，mMTC)和高可靠低延迟通信(ultra reliable low latency communication，URLLC)，这些通信场景的需求将对现有长期演进(long term evolution，LTE)技术提出新的挑战。信道编码作为最基本的无线接入技术，是满足5G通信需求的重要研究对象之一。目前，5G标准的制定已经如火如荼的展开，极化码(Polar Codes)也被选作控制信道编码方式。极化码也可称为Polar码，是第一种、也是已知的唯一一种能够被严格证明“达到”信道容量的信道编码方法。在不同码长下，尤其对于有限码，Polar码的性能远优于Turbo码和低密度奇偶校验码(lowdensity parity check，LDPC)码。另外，Polar码在编译码方面具有较低的计算复杂度。这些优点让Polar码在5G中具有很大的发展和应用前景。

为了进一步提高抗干扰性能，一些信道编码加入了交织模块。在许多同时出现随机错误和突发错误的复合信道上，如短波、对流层散射等信道中，往往发生一个错误时，波及后面一串数据，导致突发误码超过纠错码的纠错能力，使纠错能力下降。如果首先把突发错误离散成随机错误，然后再去纠随机错误，则系统的抗干扰性能将进一步得到提高。实际应用中，在发送端纠错编码器后接数字交织单元，接收端解调后解交织，通过交织解交织电路的作用，将突然错误信道改造成独立的随机错误信道，将突发错误展开，实现错误离散化，使突发错误散布在纠错编码器纠错范围之内，以提高信道纠错能力。

目前Polar码的交织设计与速率匹配不能很好的结合。为了方便速率匹配，在速率匹配模块中进行一次交织操作，为了实现编码比特的随机化，在速率匹配模块之后又增加交织模块进行一次交织操作，这样增加实现过程的复杂度。

发明内容

本申请实施例提供一种交织方法及装置，用以降低Polar码交织和速率匹配实现过程的复杂度。

第一方面，提供一种交织方法，将待交织的比特序列写入交织器，按照速率匹配后的目标码长M读取M个比特，通过在读取的过程中将部分子序列进行逆序读取，逆序读取即可形成一种交织的效果，这样，通过一种简单的交织器设计，较现有技术省略了二次交织的操作，大大降低了实现的复杂度，不仅达到速率匹配和交织结合的目的，方便速率匹配的实现，也可以有助于实现编码比特的随机化。

在一个可能的设计中，获取Polar码编码后的编码比特，将所述编码比特按照执行速率匹配操作的优先级顺序进行排序，获得第一比特序列，所述第一比特序列中包括N个比特，所述第一比特序列中包括j个子序列，i、j均为正整数，将所述第一比特序列写入i行j列的交织器，其中，所述交织器中的一列中的比特包含所述j个子序列中的一个子序列，从所述交织器中逐列读出比特，直至读取M个比特，其中，至少两列相邻的读出方向相反，M为Polar码目标码长。这样，可以达到边读取边交织的目的，且通过读取的长度来实现速率匹配的目的。