[发明专利]图像处理方法及相关装置

说明书

技术领域

本发明涉及一种图像处理方法及图像处理装置，尤其涉及一种可执行子像素渲染处理(Subpixel Rendering，SPR)的图像处理方法及图像处理装置。

背景技术

近年来，随着图像显示技术的持续提升，对高分辨率显示设备的需求也大幅增加。在图像分辨率提高的情况下，高分辨率显示设备的显示驱动集成电路往往需要消耗额外的电力并花费更多时间来处理高分辨率图像数据，以驱动数量不断增加的像素。子像素渲染处理(Subpixel Rendering，SPR)技术即是通过特定的子像素布置方式在一显示面板上显示高分辨率图像数据。根据子像素渲染处理，具有全彩(full-color)像素(每一像素都包含红色、绿色、蓝色(分别简称为R、G、B)的子像素)的输入图像数据被转换为具有特定子像素布置的像素的输出图像数据，例如每一像素仅包含RGB子像素当中两者，另一颜色成分则由相邻像素提供(或借入)。在一范例中，当每一条显示线上的子像素为RG及BG交替布置时，具有RG子像素的像素可向具有BG子像素的相邻像素借用蓝色子像素，以显示图像数据。在另一范例中，当每一条显示线上的子像素为RG、BR及GB交替布置时，具有BR子像素的像素可向具有RG子像素或GB子像素的相邻像素借用绿色子像素，以显示图像数据。

图1为现有位于一显示驱动集成电路的一图像处理单元10的示意图。图像处理单元10可从一图像输入单元100接收一图像数据D1a。图像输入单元100可以是一应用处理器(application processor)，但不限于此。图像数据D1a为一帧数据(frame data)，例如1080×1920像素的8位RGB数据，其中，1080×1920为画面分辨率(或称为图像分辨率)。图像处理单元10包含一压缩编码器102、一帧缓存器(frame buffer)104、一压缩译码器106、一图像增强(image enhancement)单元108及一子像素渲染处理单元110。为减少显示驱动集成电路所采用的帧缓存器104的尺寸，压缩编码器102可用来缩小图像数据D1a的数据量(或称数据尺寸)，以进行后续处理或传输。举例来说，压缩编码器102可对具有N×M像素的图像数据D1a(其数据量为K位)进行编码，以产生一图像数据D2a。假设压缩编码器102的数据压缩率(压缩前数据量/压缩后数据量)为3:1，则图像数据D2a的数据量为图像数据D1a的数据量的1/3，即1/3×K位。当图像输入单元100所传送的图像数据D1a被编码为图像数据D2a之后，压缩编码器102可将图像数据D2a传送至帧缓存器104。举例来说，若图像数据D1a为8位的RGB数据且其画面分辨率为1080×1920像素时，此K位的图像数据D1a共包含1080×1920×3×8＝49,766,400位。

帧缓存器104的容量至少应足以容纳压缩编码器102所产生的图像数据D2a。帧缓存器104可存储来自于压缩编码器102的图像数据D2a。压缩译码器106可存取帧缓存器104以接收图像数据D2a，并对图像数据D2a进行译码以产生图像数据D3a，图像数据D3a的数据量相同于图像数据D1a。压缩译码器106可传送图像数据D3a至图像增强单元108。图像数据D3a可进一步由图像增强单元108进行处理，以对图像数据D3a进行运算并改良(如锐利度的改良)，进而在不影响数据量的情况下产生图像数据D4。最后，子像素渲染处理单元110可对图像数据D4a执行子像素渲染处理，即，将来自于图像增强单元108的K位图数据D4a转换为欲在一显示面板112上以特定子像素布置进行显示的2/3×K位的图像数据D5a。图像数据D5的数据量相关于显示面板112上的子像素布置方式。

由于显示驱动集成电路中大部分电路成本来自于帧缓存器，因此，帧缓存器的容量为重要的设计问题。在图像处理单元10中，压缩编码器102可采用适合的压缩率(压缩前的数据量/压缩后的数据量)来降低所需的帧缓存器104容量。当图像分辨率及输入图像数据量(来自图像输入单元100)同步增加时，采用较大压缩率来降低帧缓存器的需求量并非良好的解决方案，这是因为具有较高压缩率的压缩编码器102往往存在更高的复杂度。

发明内容

因此，本发明的主要目的即在于提供一种可执行子像素渲染处理(Subpixel Rendering，SPR)的图像处理方法及图像处理装置。