[发明专利]集成电路安全性评估与检测方法在审
申请号: | 201710684900.6 | 申请日: | 2017-08-11 |
公开(公告)号: | CN107656839A | 公开(公告)日: | 2018-02-02 |
发明(设计)人: | 赵毅强;解啸天;刘燕江;高翔 | 申请(专利权)人: | 天津大学 |
主分类号: | G06F11/22 | 分类号: | G06F11/22;G01R31/28 |
代理公司: | 天津市北洋有限责任专利代理事务所12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 安全性 评估 检测 方法 | ||
技术领域
本发明涉及集成电路安全领域,具体涉及一种高效的集成电路安全性评估与检测系统,可有效对集成电路的安全性能进行全方位评估,并实现硬件木马的检测。
背景技术
随着电子设计自动化技术和半导体制造工艺的飞速发展,单片数字集成电路芯片集成的功能越来越复杂,电路规模越来越大,集成度越来越高,从而广泛的应用于现代科技的各个领域,特别在金融设备,移动通信,交通运输,政府和能源等敏感领域。集成电路对社会的进步和经济的发展起着越来越大的推动作用,已经成为支撑经济社会发展的战略性、基础性和先导性产业。
在商业全球化的今天,集成电路芯片的设计与制造逐渐趋于全球化。集成电路芯片的上市需要经历设计、制造、封装与测试四个阶段。由于集成电路产品的先进性和复杂性,同时为了更合理的利用资源和资金配置,单片集成电路的设计与制造过程完全由多家单位联合完成,其中不乏合资企业或者外资企业。集成电路的设计与制造过程的分离,这给集成电路的安全性带来了极大的安全风险,例如在设计阶段大量复用第三方IP核,在制造过程中存在不可信的掩膜版,在封装过程中可能存在冗余封装等。在集成电路的整个生产制造过程中,不论是因为失误造成的电路缺陷,还是恶意攻击者故意对电路进行的修改,都将对整个集成电路系统造成安全威胁。
生产缺陷会影响电路功能的正确性,并在一定程度上降低电路性能,还会被恶意攻击者利用,从而降低集成电路系统的可靠性。
而由不受信任的第三方对电路进行的恶意修改或植入则称为硬件木马,硬件木马从底层硬件渗透进来,攻击者针对特定的系统进行巧妙的设计,隐蔽在电路的层面。硬件木马可以独立完成攻击功能,如泄露信息给攻击者、改变电路功能、甚至直接破坏电路,也可能与软件协同破坏系统功能。硬件木马能够实现对专用集成电路(ASIC)、微处理器、微控制器、网络处理器、数字信号处理器(DSP)等硬件的修改,也能实现对FPGA比特流等固件的修改。
硬件木马的出现为集成电路产业安全性带来的巨大的冲击,引起了人们的广泛关注。近年来随着硬件木马研究的逐渐深入,在硬件木马的检测技术方面取得了很多成果,主要有物理检测、功能检测、旁路信号分析三种。上述检测技术虽然已经比较成熟,但检测方式相互独立,检测类型过于单一,尚不能对集成电路芯片进行全方位安全性评估。安全性与可靠性无疑已成为集成电路产业面临的巨大挑战,如果制造缺陷或恶意植入在电路中的硬件木马无法被检测出,而使得不安全的集成电路芯片流入市场,会导致现代信息系统安全得不到保障,将造成无法估计的损失。
参考文献
[1]Xiao K,Forte D,Jin Y,et al.Hardware Trojans:Lessons Learned after One Decade of Research[J].Acm Transactions on Design Automation of Electronic Systems,2016,22(1):6.
[2]Shende R,Ambawade D D.A side channel based power analysis technique for hardware trojan detection using statistical learning approach[C]//Thirteenth International Conference on Wireless and Optical Communications Networks.2016:1-4.
[3]Kumar P,Srinivasan R.Detection of hardware Trojan in SEA using path delay[C]//Electrical,Electronics and Computer Science.IEEE,2014:1-6.
[4]Wang J,Li H,Lv T,et al.Functional test generation guided by steady-state probabilities of abstract design[M].2014。
发明内容
为克服现有技术的不足,本发明旨在实现确保集成电路可靠性,增强相关系统的安全性,提出一种集成电路安全性评估与检测系统,通过对待测电路进行设计缺陷验证以及硬件木马检测,实现对集成电路系统的安全性评估。本发明采用的技术方案是,集成电路安全性评估与检测方法,步骤如下:
1)建立硬件木马库,分为硅前和硅后两个方面:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710684900.6/2.html,转载请声明来源钻瓜专利网。