[发明专利]像素数组基板

说明书

本发明提供一种像素数组基板包括基板、第一信号线、第二信号线、第三信号线以及有源组件。第一信号线、第二信号线、第三信号线以及有源组件设置于基板上。第一信号线具有跳线桥接结构，跳线桥接结构包含设置于相同膜层的第一线段与第二线段，以及设置于另一膜层的第三线段。第二信号线的延伸方向交错于第一信号线与第三信号线。每一条第二信号线电性连接其中一条第一信号线。各有源组件电性连接其中一条第二信号线以及其中一条第三信号线。像素数组基板中选择线的设计有助于降低线路短路而产生线缺陷或画面异常的机率。

技术领域

本发明涉及一种像素数组基板，且特别是有关于一种具有跳线桥接结构的像素数组基板。

背景技术

为了缩减显示设备的侧边边框宽度，一种线路设计采用了将横向的信号线连接至纵向的选择线并且将纵向的选择线布局于显示区域内的手段。然而，这样的线路设计导致纵向线路的分布变得密集，这可能导致线路基于制程中的异物而产生不必要的短路或是发生断线。

发明内容

本发明是针对一种像素数组基板，其选择线的设计有助于降低线路短路而产生线缺陷或画面异常的机率。

根据本发明的实施例，一种像素数组基板，包括一基板、多条第一信号线、多条第二信号线、多条第三信号线以及多个有源组件。第一信号线、第二信号线、第三信号线以及有源组件设置于基板上。第一信号线包括跳线桥接结构。跳线桥接结构包括位于相同膜层的第一线段与第二线段，以及位于另一膜层的第三线段。第二线段的两端分别与第一线段与第三线段连接。第二信号线分别电性连接不同的第一信号线。跳线桥接结构的第二线段位于相邻两条第二信号线之间且跳线桥接结构的第一线段与第三线段相交此相邻两条第二信号线。第三信号线相交于第二信号线。各有源组件电性连接其中一条第二信号线以及其中一条第三信号线。

在根据本发明的实施例的像素数组基板中，跳线桥接结构的第一线段与第三线段的膜层相同于第三信号线的膜层。

在根据本发明的实施例的像素数组基板中，跳线桥接结构的第二线段的膜层相同于第二信号线的膜层。

在根据本发明的实施例的像素数组基板中，像素数组基板还包括一绝缘层。绝缘层配置于第一线段与第二线段的膜层以及第二线段的膜层之间，且第二线段的两端分别通过贯穿绝缘层的一第一接触窗与一第二接触窗来连接第一线段与第二线段。

在根据本发明的实施例的像素数组基板中，像素数组基板还包括多个像素电极。各有源组件包括一栅极、一通道层、一源极与一漏极。栅极的面积与通道层的面积重叠，源极与漏极连接于通道层，栅极与源极其中一者连接于其中一条第二信号线，另一者连接于其中一条第三信号线，且漏极连接于其中一个像素电极。

在根据本发明的实施例的像素数组基板中，其中一条第三信号线与其中一条第一信号线分别位于其中一个像素电极的两侧。

在根据本发明的实施例的像素数组基板中，其中一条第一信号线的跳线桥接结构的第二线段包括中央部与位于中央部两端的两末端部，且中央部与其中一条第三信号线的距离大于两末端部与其中一条第三信号线的距离。

在根据本发明的实施例的像素数组基板中，其中一条第三信号线位于其中一条第一信号线与其中一个像素电极之间。

在根据本发明的实施例的像素数组基板中，像素数组基板还包括多个共通电极，且共通电极的面积与像素电极的面积重叠。

在根据本发明的实施例的像素数组基板中，像素数组基板还包括多个辅助电极。辅助电极的面积与共通电极的面积重叠。各共通电极位于其中一个辅助电极与其中一个像素电极之间，且其中一个辅助电极电性连接漏极。

在根据本发明的实施例的像素数组基板中，像素数组基板还包括多个共通电极连接线。共通电极连接线将共通电极连接，且其中一条共通电极连接线相交于其中一个跳线桥接结构的第一线段。