[发明专利]一种直流母排

说明书

本发明公开了一种新型直流母排。所述直流母排包括：吸收电容、储能电容、正极、负极、绝缘层；多个所述储能电容的排放位置呈环形结构，多个所述储能电容并联在一起；所述正极与所述储能电容的一端相连接；所述储能电容的另一端与所述负极相连接；所述绝缘层叠放在所述正极上；所述负极叠放在所述绝缘层上；多个所述吸收电容的排放位置也呈环形结构；所述吸收电容位于所述负极上；所述吸收电容用于降低寄生电感；多个所述吸收电容并联在一起；所述储能电容和所述吸收电容并联。采用本发明所提供的直流母排能够有效减小功率回路中的寄生电感，从而降低碳化硅功率器件在开关过程中的电压电流过冲，减小开关损耗，提升碳化硅功率器件的使用寿命。

技术领域

本发明涉及电力电子技术领域，特别是涉及一种新型直流母排。

背景技术

近年来，碳化硅功率半导体器件因其具有临界击穿场强更高、热传导性更好、低通态电阻、高开关频率等良好的材料特性而逐渐被人们所关注，相比于硅绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，器件，碳化硅功率半导体器件的开关时间更小，开关损耗更低，可以实现较高的开关频率，因此常常用于高频高功率密度变换器中来减小其输出滤波器的体积，从而降低整个电力电子设备的尺寸、重量和体积。

在高频变换器应用中，常用的碳化硅功率半导体器件为碳化硅金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)器件，而在传统的硬开关拓扑下，碳化硅功率MOSFET 器件极快的开关速度使得其在开关暂态过程中不得不承受更高的电压变化率和电流变化率。电压和电流的快速变化会在回路中杂散电感上感应出较大的电压并叠放在MOSFET器件漏源极两端，使之出现较大的电压过冲，严重情况下可能会导致碳化硅功率MOSFET器件失效或直接损坏；为了最大程度发挥碳化硅功率MOSFET器件的性能同时降低模块损坏率，必须减小碳化硅功率 MOSFET器件在关断过程中的漏源极电压过冲，其中，电压过冲主要与功率回路寄生电感有关，功率回路寄生电感越大电压过冲越大，因此可以通过减小功率回路寄生电感来降低电压过冲；而在碳化硅功率MOSFET器件关断过程中，直流母排的寄生电感在功率回路寄生电感中占主要部分。传统的直流母排多采用铜板平铺，电容并排结构，以减小功率回路寄生电感，然而，直流母排的电容并排结构存在功率回路路径长度不等、部分路径重叠的现象，铜板平铺结构会导致两个铜板之间的耦合程度小，降低了铜板之间的互感，从而增加了铜板之间的总电感，减小功率回路寄生电感的效果差，在碳化硅功率MOSFET 器件关断过程中，还是会存在很大的功率回路寄生电感，很容易导致碳化硅功率MOSFET器件失效或直接损坏。

发明内容

本发明的目的是提供一种新型直流母排，以解决在碳化硅功率MOSFET 器件关断过程中，漏源极电压过冲的问题。

为实现上述目的，本发明提供了如下方案：

一种新型直流母排，包括：吸收电容、储能电容、正极、负极、绝缘层；

多个所述储能电容的排放位置呈环形结构，多个所述储能电容并联在一起；

所述正极与所述储能电容的一端相连接；

所述储能电容的另一端与所述负极相连接；

所述绝缘层叠放在所述正极上；

所述负极叠放在所述绝缘层上；

多个所述吸收电容的排放位置呈环形结构；所述吸收电容位于所述负极上；所述吸收电容用于降低寄生电感；多个所述吸收电容并联在一起；

所述储能电容和所述吸收电容并联。

可选的，所述正极，具体包括：第一极板、第一柱体结构；

所述第一极板和所述第一柱体结构相互垂直设置形成所述正极；所述正极的剖面呈T字形结构。