[发明专利]测试系统

权利要求书

1.一种测试系统，兼容联合测试模式和集成电路自动测试模式，包括：

处理器；以及

电路板，包括集成电路自动测试系统接口，联合测试接口和扫描链电路，

其中，当所述测试系统处于联合测试模式，所述扫描链电路经由所述联合测试接口自所述处理器获得第一数据，扫描待测集成电路以产生第二数据，并且经由所述联合测试接口向所述处理器输出第三数据；

当所述测试系统处于集成电路自动测试模式，所述扫描链电路经由所述集成电路自动测试系统接口自集成电路自动测试机获得第四数据，扫描待测集成电路以产生所述第二数据，并且经由所述集成电路自动测试系统接口向所述集成电路自动测试机输出所述第二数据。

2.如权利要求1所述的测试系统，其中，所述电路板接收控制信号，用以控制该测试系统处于联合测试模式或集成电路自动测试模式。

3.如权利要求2所述的测试系统，其中，当该测试系统处于集成电路自动测试模式，所述电路板还包括：

第一寄存链电路，该第一寄存链电路自所述集成电路自动测试系统接口接收所述第四数据，输出至所述扫描链电路和所述待测集成电路；以及

第二寄存链电路，该第二寄存链电路自所述扫描链电路获得所述第二数据，并向所述集成电路自动测试系统接口输出该第二数据。

4.如权利要求2所述的测试系统，其中，当该测试系统处于联合测试模式，所述电路板还包括：

第一寄存链电路，该第一寄存链电路自所述联合测试接口接收所述第一数据，输出至所述扫描链电路和所述待测集成电路；以及

第二寄存链电路，该第二寄存链电路自所述扫描链电路获得所述第二数据，并向所述联合测试接口输出该第二数据。

5.如权利要求4所述的测试系统，其中，所述第一数据传至所述扫描链电路和所述待测集成电路，控制所述待测集成电路所处模式，并初始化所述扫描链电路。

6.如权利要求4所述的测试系统，其中，所述第二数据包含所述扫描链电路采集到的所述待测集成电路内部逻辑值。

7.如权利要求4所述的测试系统，其中，所述第一数据串行传输至该第二寄存链电路，促使该第二寄存链电路向所述联合测试接口串行输出所述第二数据，该第二数据包含部分所述第一数据的值。

8.如权利要求7所述的测试系统，其中，所述联合测试接口还包括：

测试数据寄存器，向所述第一寄存链电路输出所述第一数据，并接收所述第二寄存链电路输出的所述第二数据；以及

多路选择器，滤除所述第二数据所包含的部分所述第一数据的值，输出所述第三数据，并回传该第三数据至所述处理器。

9.如权利要求1所述的测试系统，其中，所述处理器接收所述第三数据，判断所述待测集成电路内部是否有故障点，当该处理器判断所述待测集成电路没有所述故障点，则所述待测集成电路为合格电路。

10.如权利要求9所述的测试系统，其中，当该处理器判断所述待测集成电路有所述故障点，则所述待测集成电路为故障电路，该处理器根据所述第三数据溯源至所述待测集成电路，生成一模型，并标注故障点位置，以便用户观察。