[发明专利]用于IO焊盘的负电压容限IO电路系统

说明书

本公开涉及用于IO焊盘的负电压容限IO电路系统。在此公开了一种电子器件，该电子器件包括IO节点，具有被耦合以用于从该IO节点接收输入的接收器。发射器驱动器具有第一n沟道DMOS，该第一n沟道DMOS具有耦合至该IO节点的源极。传输门电路基于在该IO节点处存在负电压而将该IO节点与该接收器解耦并且基于在该IO节点处不存在该负电压而将该IO节点耦合至该接收器。发射器保护电路基于该IO节点处存在该负电压而将该负电压从该IO节点施加到该第一n沟道DMOS的该栅极和体。

技术领域

本公开涉及用于集成电路的IO焊盘的负电压容限IO电路系统，并且具体地涉及一种IO焊盘，该IO焊盘具有在正常操作期间从外部施加至其的负电压，诸如在利用功率因数校正进行的配置中。

背景技术

用于串行通信的集成电路的输入输出(IO)焊盘具有接收器电路以及与其相关联的发射器电路两者。为了帮助控制这种电路中的功耗，期望的是，使用功率因数校正电路系统来尽可能接近理想地帮助提升功率因数。

然而，功率因数校正电路系统可能导致在外部向IO焊盘施加负电压。这可能导致对与IO焊盘相关联的接收器和发射器电路中的这些晶体管的损坏。具体地，这些晶体管的栅极氧化物可能被损坏，从而影响晶体管的正常操作，最终致使IO焊盘无法操作。这进而可致使集成电路的电子器件的某些功能无法操作。

因此，需要发展用于集成电路的IO焊盘的、抗负电压的IO电路系统。

发明内容

提供本发明内容以介绍在以下具体实施方式中进一步描述的一系列概念。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用来帮助限定所要求保护的主题的范围。

在此公开了一种电子器件，该电子器件包括IO节点，具有被耦合以用于从该IO节点接收输入信号的接收器电路。发射器驱动器电路被耦合以用于向该IO节点发送输出信号。接收器保护电路被配置成用于基于在该IO节点处存在负电压而将该IO节点与该接收器电路解耦。发送器保护电路被配置成用于基于该IO节点处存在该负电压而通过将该负电压从该IO节点施加至该发射器驱动器电路内的未直接耦合至该IO节点的器件端子来防止对该发射器驱动器电路的损坏。

该发射器驱动器电路可以包括第一n沟道晶体管，该第一n沟道晶体管具有耦合至该IO节点的栅极和源极，并且该发射器驱动器电路内的该器件端子可以为该第一n沟道晶体管的该栅极。

该发射器保护电路可以包括第二n沟道晶体管，该第二n沟道晶体管具有耦合至该IO节点的源极、耦合至该第一n沟道晶体管的该栅极的漏极、以及耦合至当在该IO节点处存在该负电压时为负的第一控制信号的栅极。

该发射器保护电路还可以包括第一p沟道晶体管，该第一p沟道晶体管具有耦合至电源电压的源极、耦合至该第一n沟道晶体管的该栅极的漏极、以及耦合至当在该IO节点处存在该负电压时为正的第二控制信号的栅极。

该第二n沟道晶体管和该第一p沟道晶体管中的至少一项可以为DMOS器件。

该第一控制信号在该IO节点处存在该负电压时可以为负，并且在该IO节点处不存在该负电压时可以接地。

控制电压生成电路可以被配置成用于生成该第一控制信号。该控制电压生成电路可以包括第三n沟道晶体管，该第三n沟道晶体管具有耦合至该IO节点的源极、漏极以及耦合至该第三n沟道晶体管的该漏极的栅极。第四n沟道晶体管可以具有耦合至该第三n沟道晶体管的该漏极的源极、漏极以及耦合至该第四n沟道晶体管的该漏极的栅极。第五n沟道晶体管可以具有耦合至该第四n沟道晶体管的该漏极的漏极、耦合至地的栅极以及耦合至输出节点的源极。第六n沟道晶体管可以具有耦合至该输出节点的源极、漏极以及耦合至该第六n沟道晶体管的该漏极的栅极。第七n沟道晶体管可以具有耦合至该第六n沟道晶体管的该漏极的漏极、耦合至地的源极、以及被耦合以用于接收当该IO节点处存在该负电压时接地的第四控制信号的栅极。该第一控制信号可以在该控制电压生成电路的该输出节点处生成。