[发明专利]一种FPGA逻辑测试结构及方法

权利要求书

1.一种FPGA逻辑测试结构，其特征在于，包括，

FPGA模块，提供FPGA内部待测信号或变量；

外部存储模块，连接所述FPGA模块并对来自FPGA模块的内部待测信号或变量进行存储处理；

控制模块，连接所述外部存储模块，并选取存储的待测信号或变量，完成外部读取，判断FPGA模块的内部逻辑运行状态后显示。

2.根据权利要求1所述的一种FPGA逻辑测试结构，其特征在于，在所述FPGA模块中，配置有FPGA片内逻辑、存储控制模块和存储接口模块，所述FPGA片内逻辑提供待测信号或变量，该FPGA片内逻辑通过存储接口模块连接到上述外部存储模块；存储控制模块直接连接到上述外部存储模块，该存储控制模块由FPGA片内逻辑提供的资源构成，用于根据待测逻辑需求来控制所述外部存储模块的数据写入。

3.根据权利要求2所述的一种FPGA逻辑测试结构，其特征在于，所述外部存储模块的存储格式与大小由FPGA片内逻辑控制决定，该外部存储模块响应由控制模块发来的读取请求，将所存数据返回至所述控制模块。

4.根据权利要求2所述的一种FPGA逻辑测试结构，其特征在于，所述存储接口模块的类型与外部存储模块的类型相对应，该存储接口模块包含若干位数据总线及若干位控制总线，用于提供连接接口并实现存储数据在FPGA与外部存储模块之间的传输。

5.根据权利要求1-4任一所述的一种FPGA逻辑测试结构，其特征在于，所述控制模块由外部微控制器、通信模块和上位机模块组成，外部微控制器分别连接到外部存储模块和通信模块，通信模块还连接到外部存储模块和上位机模块，其中，

外部微控制器，用于响应来自上位机模块的读取指令，在特定时间对所述外部存储模块进行数据读取，并通过通信模块回传至上位机模块进行存储显示；

通信模块，用于将上位机模块发出的指令传至外部微控制器，同时将外部存储模块中的数据回传至上位机模块；

上位机模块，用于响应调试人员需求，在特定时间将待测信号或变量从外部存储模块读出并显示。

6.一种FPGA逻辑测试方法，基于上述权利要求所述的电路结构，其特征在于，其测试过程为：首先确定FPGA模块是否能够正常运行；确定正常运行后将FPGA模块的待测信号或变量通过外部存储模块进行存储；通过控制模块完成对待测信号或变量的读取，判断内部逻辑运行状态后进行显示。

7.根据权利要求6所述的一种FPGA逻辑测试方法，其特征在于，确定FPGA模块是否正常运行通过在存储前进行结构预处理实现：对外部存储模块进行适配，根据外部存储模块的类型，确定存储接口模块的数据总线类型和控制总线类型，并连接FPGA片内逻辑和外部存储模块，同时将外部存储模块与存储控制模块连接，由FPGA片内逻辑发送待测逻辑信号或变量，当外部存储模块正常接收时，该FPGA模块正常运行。

8.根据权利要求6所述的一种FPGA逻辑测试方法，其特征在于，在确定FPGA模块是否正常运行的步骤中，还需要根据FPGA片内逻辑确定外部存储模块的存储格式与大小，完成数据存储后，该外部存储模块响应由控制模块发来的读取请求，将所存数据返回至所述控制模块中。

9.根据权利要求6所述的一种FPGA逻辑测试方法，其特征在于，控制模块完成数据的判断及显示的过程为：由上位机模块选取待测信号或变量，通过外部微控制器从外部存储模块中读出并显示，用于判断内部逻辑运行状态。

10.根据权利要求9所述的一种FPGA逻辑测试方法，其特征在于，控制模块完成数据的判断及显示的具体过程为：

首先上位机模块响应调试人员需求，发出读取指令，该发出的指令通过通信模块传至外部微控制器中；

外部微控制器响应来自上位机模块的读取指令，在特定时间对所述外部存储模块进行数据读取；

通过通信模块将外部存储模块中的读取的数据回传到上位机模块中；

上位机模块在特定时间将待测信号或变量从外部存储模块读出并显示。