[发明专利]于记忆装置中进行数据管理的方法、记忆装置及其控制器

说明书

本发明公开了一种用来于一记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器。所述方法包括：从所述记忆装置以外的一主装置接收一组数据；依据一预定奇偶校验矩阵的一第一子矩阵，对所述组数据进行编码，以产生部分奇偶校验码；依据一预定后处理矩阵，对所述部分奇偶校验码进行后处理，以产生所述组数据的奇偶校验码，其中所述预定后处理矩阵不等于所述预定奇偶校验矩阵的一第二子矩阵的转置矩阵的任何反矩阵；以及将所述组数据的一码字写入所述记忆装置的一非挥发性存储器，以容许所述记忆装置于从所述非挥发性存储器读取所述组数据时进行错误更正。本发明能针对所述控制器所存取的数据来进行妥善的存储器存取管理以减少错误的发生。

技术领域

本发明是涉及闪存(Flash memory)的存取(access)，尤其是涉及一种用来于记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器。

背景技术

近年来由于存储器的技术不断地发展，各种可携式记忆装置(例如：符合SD/MMC、CF、MS、或XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些可携式记忆装置中的存储器的访问控制遂成为相当热门的议题。

以常用的NAND型闪存而言，其主要可区分为单阶细胞(single level cell,SLC)与多阶细胞(multiple level cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memory cell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆单元的晶体管的储存能力则被充分利用，是采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录至少两组位信息(诸如00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。

相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保可携式记忆装置对闪存的访问控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。

依据现有技术，有了这些管理机制的记忆装置还是有不足之处。举例来说，多阶细胞闪存的错误率在某些情况下会上升至令人难以置信的地步，而传统的错误更正机制却不足以应付这些状况下的丛发错误(burst error)。因此，需要一种同时具备错误更正机制与数据存取机制的新颖的存储器存取架构。

发明内容

本发明的一目的在于公开一种用来于一记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器，以解决上述问题。

本发明的另一目的在于公开一种用来于一记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器，以提升记忆装置的效能。

本发明的较佳实施例公开一种用来于一记忆装置中进行数据管理的方法，其中所述记忆装置包括一非挥发性存储器，而所述非挥发性存储器包括至少一非挥发性存储器芯片。所述方法可包括：从所述记忆装置以外的一主装置(host device)接收一组数据；依据一预定奇偶校验矩阵(parity-check matrix)的一第一子矩阵，对所述组数据进行编码，以产生部分奇偶校验码(partial parity-check code)；依据一预定后处理矩阵，对所述部分奇偶校验码进行后处理，以产生所述组数据的奇偶校验码(parity-check code)，其中所述预定后处理矩阵不等于所述预定奇偶校验矩阵的一第二子矩阵的转置矩阵(transposematrix)的任何反矩阵(inverse matrix)；以及将所述组数据的一码字(codeword)写入所述非挥发性存储器，以容许所述记忆装置于从所述非挥发性存储器读取所述组数据时进行错误更正，其中所述码字包括所述组数据与所述奇偶校验码。