[发明专利]采用自噪声耦合的二阶连续时间SD模数转换器

说明书

本发明公开了一种采用自噪声耦合的二阶连续时间SD模数转换器，输入的连续信号经过二阶滤波器环路输出低比特部分和高比特部分，高比特部分输入至二阶滤波器环路；低比特部分输入至自噪声耦合环路后分为两路，其中一路经过延迟单元后输入至数字减法电路，另一路直接输入至数字减法电路，这两路信号经过数字减法电路通过第一模数转换器返回至二阶滤波器环路中的第二级积分器；经过上述处理后的低比特部分经过数字噪声整形环路中的数字滤波器后，再通过数字噪声整形环路中数字加法器与高比特部分进行数字相加，得到离散的数字输出信号。该SD ADC降低了模拟滤波器与数字滤波器的不匹配所带来的噪声泄露，增强了噪声整形的效果，使得系统信噪比明显提升。

技术领域

本发明涉及混合信号集成电路设计技术领域，尤其涉及一种采用自噪声耦合的二阶连续时间SD模数转换器。

背景技术

随着语音控制、语音识别等技术的飞速发展，人们对音频信号处理工具的性能要求越来越高。在过去的几十年中，集成电路(IC)产业精确地按照著名的摩尔定律不断发展，每隔18个月，元件的集成度将会增加一倍，性能同时也增加一倍。

在集成电路中，模数转换器(ADC)是必不可少的一个模块，例如在音频信号处理系统中，SD模数转换器(Sigma-Delta ADC，ΣΔADC)将采集的音频信号转换成数字信号，从而进一步进行信号的传输与处理。为了获得比较好的音质，SD ADC转换时的量化噪声(Quantization Noise)是一个不可忽略的因素。量化噪声会降低音频信号的信噪失真比(signal-to-noise and distortion ratio，SNDR)，所以，一个性能较好的SD ADC需要尽可能地降低量化噪声的影响。

在传统的Leslie-Singh结构(如图1)SD ADC中，为了降低音频信号的带内噪声，通常采用过采样技术(OSR)和噪声整形技术(Noise Shaping)，但这两种技术都有着一定的瓶颈。首先，受时钟抖动影响，稳定的采样时钟频率不可能无限制地提高，再加上系统环路延时(Excess loop delay，ELD)的影响，导致OSR不可能无限制地提高。其次，噪声整形的效果与系统环路滤波器(Loop filter)的阶数成正相关，然而，当环路滤波器的阶数太高时，系统稳定性会急剧下降。而且，Leslie-Singh结构要求环路滤波器和数字滤波器有非常好的匹配性，否则会出现噪声泄露，也会影响系统的性能。所以，如何保证系统稳定性地前提下抑制噪声泄露，进一步提高系统的转换精度，一直是SD ADC设计的难点。

发明内容

本发明的目的是提供一种采用自噪声耦合的二阶连续时间SD模数转换器可以提高SDADC的转换精度，解决了量化器量化误差所带来的量化噪声对信号SNDR的影响和降低环路滤波器和数字滤波器的不匹配所带来的噪声泄露，从而使得音频系统的噪声性能以及其他性能得以提升。

本发明的目的是通过以下技术方案实现的：

一种采用自噪声耦合的二阶连续时间SD模数转换器，包括：二阶滤波器环路、数字噪声整形环路与自噪声耦合环路；

其中，所述自噪声耦合环路包括：第二数模转换器、延迟单元与数字减法电路；

输入的连续信号经过二阶滤波器环路输出低比特部分和高比特部分，其中的高比特部分输入至二阶滤波器环路；低比特部分输入至自噪声耦合环路后分为两路，其中一路经过延迟单元后输入至数字减法电路，另一路直接输入至数字减法电路，这两路信号经过数字减法电路通过第一模数转换器返回至二阶滤波器环路中的第二级积分器；

最终，经过上述处理后的低比特部分经过数字噪声整形环路中的数字滤波器后，再通过数字噪声整形环路中数字加法器与高比特部分进行数字相加，得到离散的数字输出信号。

所述二阶滤波器环路包括：

第一级积分器、第二级积分器、动态逻辑匹配电路、第一数模转换器以及多比特量化器；其中，