[发明专利]保密通信装置及方法

权利要求书

1.一种保密通信装置，其中，包括：

密钥存储模块，用于存储外部输入的密钥，并产生伪随机序列；

时域加解密模块，用于将输入的第一原始数据按照时间顺序依次存储，根据所述伪随机序列读取所述第一原始数据，得到并输出第一时域加密数据；和/或将外部输入的第二已加密数据，按照时间顺序依次存储，根据所述伪随机序列，读取所述第二已加密数据，得到并输出第二时域解密数据。

2.根据权利要求1所述的保密通信装置，其中，还包括：

空域加解密模块，用于根据所述伪随机序列将所述第一时域加密数据或者第一原始数据进行碎片化处理，并在碎片化处理后的数据中填入填充数据，并在多个信道中传输，得到第一原始数据经过时域和空域加密后的第一已加密数据；和/或接收第二时域解密数据或者第二已加密数据，剔除其中的填充数据，并将剔除后的数据组合，完成空域解密，得到第二已加密数据经过时域和空域解密后的第二原始数据；

第一收发器，用于输入所述第一原始数据，和/或输出和第二原始数据；

第二收发器，用于输入第二已加密数据，和/或输出第一已加密数据。

3.根据权利要求1所述的保密通信装置，其中，所述密钥存储模块为M序列发生器，用于产生M序列，所述伪随机序列为M序列。

4.根据权利要求3所述的保密通信装置，其中，所述时域加解密模块包括多个RAM，所述RAM为位宽为32位、且深度为200的Block RAM。

5.根据权利要求4所述的保密通信装置，其中，

当M序列为0时，从RAM的首地址至尾地址方向依次读取数据；当M序列为1时，从RAM的尾地址至首地址方向依次读取数据，完成时域加密，和/或

当M序列为0时，从RAM的尾地址至首地址方向依次读取数据；当M序列为1时，从RAM的首地址至尾地址方向依次读取数据，完成时域解密。

6.根据权利要求1所述的保密通信装置，其中，该装置基于FPGA芯片，所述第一收发器和第二收发器均为FPGA芯片内部集成的可编程高速串行收发器。

7.一种保密通信方法，其中，包括步骤：

生成伪随机序列；

将输入的第一原始数据按照时间顺序依次存储，根据所述伪随机序列读取所述第一原始数据，得到并输出第一时域加密数据；和/或将外部输入的第二已加密数据，按照时间顺序依次存储，根据所述伪随机序列，读取所述第二已加密数据，得到并输出第二时域解密数据。

8.根据权利要求7所述的保密通信方法，其中，所述伪随机序列为M序列，当M序列为0时，从RAM的首地址至尾地址方向依次读取数据；当M序列为1时，从RAM的尾地址至首地址方向依次读取数据，完成时域加密，和/或

当M序列为0时，从RAM的尾地址至首地址方向依次读取数据；当M序列为1时，从RAM的首地址至尾地址方向依次读取数据，完成时域解密。

9.根据权利要求7所述的保密通信方法，其中，还包括步骤：

进行空域加解密处理：根据所述伪随机序列将所述第一时域加密数据或者第一原始数据进行碎片化处理，并在碎片化处理后的数据中填入填充数据，并在多个信道中传输，得到第一原始数据经过时域和空域加密后的第一已加密数据；和/或接收第二时域解密数据或者第二已加密数据，剔除其中的填充数据，并将剔除后的数据组合，完成空域解密，得到第二已加密数据经过时域和空域解密后的第二原始数据。

10.根据权利要求9所述的保密通信方法，其中，若所述第二已加密数据为先时域加密、后空域加密的第二原始数据，则解密时需先空域解密、后时域解密；若所述第二已加密数据为先空域加密、后时域加密的第二原始数据，则解密时需先时域解密、后空域解密；以及

若所述第一已加密数据为先时域加密、后空域加密的第一原始数据，则解密时需先空域解密、后时域解密；若所述第一已加密数据为先空域加密、后时域加密的第一原始数据，则解密时需先时域解密、后空域解密。