[发明专利]Vlan帧处理方法、装置及服务器

说明书

本发明提供一种Vlan帧处理方法、装置及服务器，针对包含VlanTag且VlanTag长度为n字节的Vlan帧，设置了依次连接的n+1个寄存器单元，获取到Vlan帧后，对其进行解析，将解析得到的数据以1字节为步长1个时钟为写入周期依次写入寄存器单元0，并在每一时钟周期，将前一寄存器单元中的数据写入后一寄存器单元；在寄存器单元n中写入了数据时，判断寄存器单元n中的数据是否为Vlan标签数据，如否，从寄存器单元n中读取数据；否则，在后续每一时钟周期从寄存器单元0中读取数据，并停止将前一寄存器单元中的数据写入后一寄存器单元，本发明利用n+1个寄存器单元能将Vlan帧中的VlanTag数据有效剥离，并不需要使用FIFO逻辑资源，且读写控制也相对更简单，能降低硬件和控制维护成本。

技术领域

本发明涉及通信领域，尤其涉及一种Vlan(Virtual Local Area Network，虚拟局域网)帧处理方法、装置及服务器。

背景技术

在通信领域中应用时，在有些通信场景中，Vlan帧中携带有VlanTag(虚拟局域网标签)，因此就会涉及到Vlan帧中VlanTag的剥离，从而输出不带VlanTag的数据。此时由于输出数据相对于输入数据少了VlanTag数据的字节，所以在FPGA(Field-ProgrammableGate Array，现场可编程门阵列)中就必须想办法在剥离VlanTag时不影响输出数据的连续性。

例如当Vlan帧中VlanTag数据的长度为4字节时。目前的处理方法是通过增加一个FIFO(First Input First Output)队列，将输入的Vlan帧写入一个缓存1字节位宽的FIFO，当遇到VlanTag的字节数据时，在这4个时钟内停止写入缓存FIFO，然后再将VlanTag之后的数据继续写入缓存FIFO，这样缓存FIFO中写入的即是已剥离了VlanTag的报文数据。缓存FIFO的读出控制逻辑一直判断FIFO中已存数据深度，当FIFO中已存数据超过4字节时，便可开始读出，这是因为即使FIFO中的数据因为剥离VlanTag而造成4个时钟内没有写入，FIFO中缓存的数据量也可保证输出数据将是连续的。当读出控制逻辑从缓存FIFO中读出一个包结束标记，便立即停止。再等待FIFO中的已存数据再次超过4字节。过程请参见图1所示，包括：

S101：获取Vlan帧进行解析。

S102：将解析得的数据以1字节为单位长度持续向FIFO中写入。

S103：判断当前待写入FIFO中的数据是否为VlanTag数据，如是，转至S104；否则，转至S105。

S104：暂停写入FIFO 4个时钟周期，然后转至S105。

S105：持续向FIFO写入数据。

S106：在FIFO中数据量大于4字节后开始连续读出。

通过上述过程可以保证读取的数据为已剥离VlanTag的报文数据。例如，假设Vlan帧输入数据为：0x01 0x02 0x03 0x04 0x05 0x81 0x00 0x0a 0xbc 0x06 0x07，其中需要剥离的VlanTag数据为：0x81 0x00 0x0a 0xbc，参见图2所示，图2中符号↓表示写入FIFO或者从FIFO读出，符号-表示暂停从FIFO读出。从图2中可以看到输出数据为0x01 0x02 0x030x04 0x05 0x06 0x07，将VlanTag数据0x81 0x00 0x0a 0xbc进行了有效剥离。

目前的这种处理方法虽然可以将Vlan帧中的VlanTag剥离，但是其需要使用一个缓存FIFO队列，增加了逻辑资源的使用，导致成本较高，同时对缓存FIFO的读写控制较为复杂，增加了调试维护的难度。

发明内容

本发明实施例提供的Vlan帧处理方法、装置及服务器，主要解决的技术问题是现有通过FIFO缓存队列进行Vlan帧中的VlanTag剥离，导致成本较高，控制较复杂问题。