[发明专利]一种基于FPGA的灰度图像中值滤波优化方法及其系统

说明书

技术领域

本发明涉及灰度图像滤波领域，具体涉及一种基于FPGA的灰度图像中值滤波优化算法及其系统。

背景技术

近年来，随着计算机视觉技术和数字图像处理在各个领域愈加广泛的应用，在一些实时检测场合，对于图像数据处理的实时性、并行性要求越来越高。通常，图像信号在形成、存储和传输的过程中，由于成像系统、存储设备、传输介质和工作环境的固有缺陷，或者由于传感器瞬间失常和信道噪声造成的随机干扰，使得图像质量恶化，严重影响后续处理的效果。为了消除噪声，提高图像质量，必须对图像进行滤波、平滑等预处理操作，但传统滤波算法在数据排序量较大的情况下，通常无法达到实时性的要求。随着电子技术工艺的不断革新，基于查找表结构的可编程逻辑器件-现场可编程门阵列(FPGA)的飞速发展为提升图像滤波的性能提供了新的思路和方法，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。与通用DSP相比，FPGA以其灵活的并行执行架构在大量应用场合中表现出优于通用DSP的串行执行架构的性能，能够有效地进行并行运算和流水作业，显著提高图像数据的处理速度，满足系统的实时性要求。

发明内容

本发明的主要目的在于提供一种基于FPGA的灰度图像中值滤波优化算法及其系统。为达该目的，本发明采用以下技术方案：

一种基于FPGA的灰度图像中值滤波优化方法，包括以下步骤：

S1：设立顶层输入输出端口，将底层的各个功能控制模块通过连线衔接起来；

S2：将图像数据从输入端口依次输入，存放在滤波窗口当中；随着图像数据的不断输入，所述滤波窗口逐渐滑过整幅图像，进而得到并处理图像中的所有像素；

S3：获取开始信号之后的第一个中心像素点，并计算所述中心像素点的行、列位置信息，确定从所述窗口模板中获得的数据在完整图像中的行列位置，以及窗口是否到达边缘或者是否传输完毕，从而进行边缘控制；

S4：运用中值滤波优化算法对所述图像进行优化。

根据本发明提出的基于FPGA的灰度图像中值滤波优化方法，其中，所述步骤S2包括：图像数据以时钟周期为基准，从输入端口依次输入，通过7个移位寄存器和2个先进先出存储器，使得9个数据存放在3×3滤波窗口当中。

根据本发明提出的基于FPGA的灰度图像中值滤波优化方法，其中，生成所述滤波窗口的步骤包括：

S21：根据中心像素点得到其所在的行、列位置信息；

S22：根据开始信号设计得到获取数据的有效时间序列；

S23:在读取数据的有效时序内，得到窗口内的所有元素数据；

S24：将图像的边界保持不变。

根据本发明提出的基于FPGA的灰度图像中值滤波优化方法，其中，所述步骤S3还包括：当所述滤波窗口执行到图像边缘时会覆盖图像外的一部分，使得中值滤波优化算法无法顺利执行，此时对滤波操作进行行列计数控制，在所述滤波窗口移动到图像边缘时将输出保持不变。

根据本发明提出的基于FPGA的灰度图像中值滤波优化方法，其中，所述步骤S4中的中值滤波优化算法包括：

S41：9个输入数据在第一个时钟周期到来时，采用并行方式，分别将三行数值输入三级三点比较器进行降序排序，输出每行的最大值、中间值、最小值；

S42：在第二个时钟周期到来时，以各行中值的大小为基准进行行间排序，即对各行中值进行三点比较；

S43：在第三个时钟周期到来时，采用并行方式对第二行和第三行的最大值进行比较，同时对第一行和第二行的最小值进行比较，分别输出比较结果的最小值和最大值；

S44：在第四个时钟周期到来时，将步骤S43中的比较结果的输出和窗口中心像素输入三点比较器进行三点比较，最后取得中值。

本发明同时还提供一种基于FPGA的灰度图像中值滤波优化系统，包括：

顶层模块，用于设立顶层输入输出端口，将底层的各个功能控制模块通过连线衔接起来；

滤波窗口模块，与所述顶层模块相连，用于将图像数据从输入端口依次输入，存放在滤波窗口当中；随着图像数据的不断输入，所述滤波窗口逐渐滑过整幅图像，进而得到并处理图像中的所有像素；

中值滤波模块，与所述滤波窗口模块相连，用于运用中值滤波优化算法对所述图像进行优化；