[发明专利]将取样内插用于可调均衡器调适的系统、方法及软件程序

权利要求书

1.一种数字接收器系统，其包含：

模拟连续时间均衡器，该模拟连续时间均衡器组配成用来获得形式为模拟信号的数据；

与该模拟连续时间均衡器操作性连通的模拟数字转换器，该模拟数字转换器组配成用来自该模拟连续时间均衡器接收输出；

与该模拟数字转换器操作性连通的前授均衡器，该前授均衡器组配成用来自该模拟数字转换器接收输出；

与该前授均衡器操作性连通的第一缓冲器，该第一缓冲器组配成用来撷取该前授均衡器的输出；

与该第一缓冲器操作性连通的内插器，该内插器组配成用来自该第一缓冲器接收输出；

第二缓冲器，该第二缓冲器组配成用来撷取下列其中一者：(a)经由与该前授均衡器操作性连通的该前授均衡器的该输出；及(b)基于该前授均衡器的该输出的数据；以及

与该内插器、该第二缓冲器及该模拟连续时间均衡器操作性连通的零力边缘计算器，该零力边缘计算器组配成用来接收来自该内插器的输出、及来自该第二缓冲器的输出，该零力边缘计算器进一步组配成用来将连续时间均衡器调适数据回授至该模拟连续时间均衡器；

其中，通过该零力边缘计算器回授至该模拟连续时间均衡器的该连续时间均衡器调适数据至少部分基于来自该内插器及该第二缓冲器的该输出。

2.如权利要求1所述的数字接收器系统，更包含决策回授均衡器，该决策回授均衡器与该前授均衡器及该第二缓冲器操作性连通，该决策回授均衡器组配成用来接收该前授均衡器的该输出，并且基于该前授均衡器的该输出对该第二缓冲器提供该数据。

3.如权利要求2所述的数字接收器系统，其中，该系统包含集成电路，并且该模拟连续时间均衡器、该模拟数字转换器、该前授均衡器、该第一缓冲器、该内插器、该决策回授均衡器、该第二缓冲器、及该零力边缘计算器各包含该集成电路的硬件。

4.如权利要求3所述的数字接收器系统，其中，该集成电路包含一FPGA及一ASIC其中一者。

5.如权利要求2所述的数字接收器系统，其中，该系统更包含：

包含硬件的处理器；以及

储存计算机可读指令的存储器，所述计算机可读指令在受该处理器执行时，实施该模拟连续时间均衡器、该模拟数字转换器、该前授均衡器、该第一缓冲器、该内插器、该决策回授均衡器、该第二缓冲器、及该零力边缘计算器包含集成电路的硬件的各者。

6.如权利要求1所述的数字接收器系统，其中，该系统更包含一接收器组件，该接收器组件组配成用来自该系统的外侧接收数据，并且对该模拟连续时间均衡器提供所接收数据。

7.如权利要求6所述的数字接收器系统，其中，该系统包含集成电路，并且该接收器组件包含该集成电路的硬件。

8.如权利要求1所述的数字接收器系统，其中，该模拟连续时间均衡器进一步组配成用来进行峰化放大器程序。

9.如权利要求1所述的数字接收器系统，其中，该前授均衡器的该输出是形式为循序输出样本的数据。

10.如权利要求1所述的数字接收器系统，其中，该内插器进一步组配成用来使用多个最佳分数延迟内插多项式。

11.如权利要求1所述的数字接收器系统，其中，该模拟连续时间均衡器的至少一个连续时间均衡器特性基于回授至该模拟连续时间均衡器的该连续时间均衡器调适数据而变更。

12.如权利要求1所述的数字接收器系统，其中：

该零力边缘计算器与该前授均衡器操作性连通，并且该零力边缘计算器进一步组配成用来将前授均衡器调适数据回授至该前授均衡器；

其中，通过该零力边缘计算器回授至该前授均衡器的该前授均衡器调适数据至少部分基于来自该内插器及该第二缓冲器的该输出；以及

该前授均衡器的至少一个前授均衡器特性基于回授至该前授均衡器的该前授均衡器调适数据而变更。