[发明专利]一种异步逐次逼近型模数转换器中比较器的失调校准电路

说明书

本发明公开了一种异步逐次逼近型模数转换器中比较器的失调校准电路，包括校准时钟产生模块、基础带校准对管的动态比较器、校准信号产生电路、校准控制电路和比较器时钟选择电路；校准时钟产生模块用于产生控制动态比较器失调校准的全局时钟控制信号，基础带校准对管的动态比较器包括基础单级动态比较器、与输入对管并联的校准对管、第一开关S1和第二开关S2，校准信号产生电路用于产生校准对管中一个MOS管的栅极控制电压V_cal，校准控制电路用于产生校准信号产生电路的控制信号，比较器时钟选择电路用于产生动态比较器的比较与复位时钟CK。本发明适用于SoC系统中异步SAR ADC的比较器失调校准，方便高效。

技术领域

本发明涉及模数混合集成电路领域，特别是涉及异步逐次逼近型模数转换器中比较器的失调校准电路。

背景技术

异步逐次逼近型模数转换器(SAR ADC)由于其低功耗、高数字化、不需多倍频时钟的特性被集成到SoC系统中，以强化SoC系统感知外界信号的能力。动态比较器由于其高速、低功耗的优点被广泛应用于SAR ADC中，然而因其电路失配造成的失调电压恶化了SAR ADC的精度。因此对动态比较器的失调校准在低功耗高速高精度领域有着重要意义。

传统的失调电压储存(自校零)技术在信号路径上引入较大的储存电容，不利于高速应用；增加输入校准对管，调节其栅压差以抵消比较器的失调电压的方法广泛应用于比较器的失调校准电路中。校准对管栅压的产生方式主要有电荷泵型、电荷平均型以及电阻型DAC等，在每一次比较器比较之后均进行栅压的更新，比较器输入端、电源引入的以及比较器本身的噪声对其影响较大，使得校准很大可能无法具有单调性。

发明内容

发明目的：本发明的目的是提供一种能够解决现有技术中存在的缺陷的异步逐次逼近型模数转换器中比较器的失调校准电路。

技术方案：为达到此目的，本发明采用以下技术方案：

本发明所述的异步逐次逼近型模数转换器中比较器的失调校准电路，包括校准时钟产生模块、基础带校准对管的动态比较器、校准信号产生电路、校准控制电路和比较器时钟选择电路；校准时钟产生模块用于产生控制动态比较器失调校准的全局时钟控制信号，基础带校准对管的动态比较器包括基础单级动态比较器、与输入对管并联的校准对管、第一开关S1和第二开关S2，校准信号产生电路用于产生校准对管中一个MOS管的栅极控制电压V_cal，校准控制电路用于产生校准信号产生电路的控制信号，比较器时钟选择电路用于产生动态比较器的比较与复位时钟CK。

进一步，所述校准时钟产生模块产生SAR ADC采样时钟Cks、校准使能信号Cal_EN、校准开始复位信号Rst、校准置位信号Set和校准选通信号Strobe。