[发明专利]锁存单元、像素电路、像素驱动方法和显示装置

说明书

本发明提供一种锁存单元、像素电路、像素驱动方法和显示装置。所述锁存单元，应用于像素电路，所述锁存单元包括输入端、反相节点、第一节点、正反馈端、第一控制模块、第二控制模块和第三控制模块，所述正反馈端与所述输入端连接；所述第一控制模块分别与所述输入端、所述第一节点、第一电平输入端和第二电平输入端连接；所述第二控制模块分别与所述输入端、所述第一节点、所述反相节点、第一电平输入端和第二电平输入端连接；所述第三控制模块分别与所述反相节点、所述正反馈端、第一电平输入端和第二电平输入端连接。本发明仅采用薄膜晶体管即可实现锁存，以锁存更新像素。

技术领域

本发明涉及显示驱动技术领域，尤其涉及一种锁存单元、像素电路、像素驱动方法和显示装置。

背景技术

现有的反射式LCD(Liquid Crystal Display，液晶显示)面板上导入MIP(memory-in-pixel，像素内存)技术以降低面板功耗。尤其对于可穿戴设备而言，由于其尺寸小，一般具有低频低色域的特点，频率低导致像素每帧保持时间很长，而无论PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管还是NMOS(N-Metal Oxide Semiconductor，N型金属-氧化物-半导体)管都存在漏电流，无法长时间保持像素电压稳定，因此需要采用MIP技术。即如图1所示，在现有技术中，在像素结构中搭配一个锁存单元10，通过所述锁存单元10将数据线Data上的数据电压锁存并持续刷新像素电压，可长时间维持电压稳定(在图1中，标号为Gate的为栅线，标号为11的为液晶显示驱动器，标号为PE的为像素电极)。

现有的MIP技术使用的锁存单元主要由两个CMOS(Complementary Metal-Oxide-Semiconductor，互补金属-氧化物-半导体)非门组成。对于目前液晶面板厂商已经成型的a_Si产线而言，导入PMOS工艺难度大成本高，严重限制了进军科穿戴设备市场的可能性。

发明内容

本发明的主要目的在于提供一种锁存单元、像素电路、像素驱动方法和显示装置，解决现有的锁存单元无法仅采用TFT(Thin Film Transistor，薄膜晶体管)即可实现锁存，以锁存更新像素的问题。

为了达到上述目的，本发明提供了一种锁存单元，应用于像素电路，所述锁存单元包括输入端、第一节点、反相节点、正反馈端、第一控制模块、第二控制模块和第三控制模块，其中，

所述正反馈端与所述输入端连接；

所述第一控制模块分别与所述输入端、所述第一节点、第一电平输入端和第二电平输入端连接，用于当所述输入端接入第一电平时控制所述第一节点的电位为第二电平，当所述输入端接入第二电平时控制所述第一节点的电位为第一电平；

所述第二控制模块分别与所述输入端、所述第一节点、所述反相节点、第一电平输入端和第二电平输入端连接，用于当所述输入端输入第一电平时控制所述反相节点的电位为第二电平，当所述第一节点的电位为第一电平时控制所述反相节点的电位为第一电平；

所述第三控制模块分别与所述反相节点、所述正反馈端、第一电平输入端和第二电平输入端连接，用于当所述反相节点的电位为第一电平时控制所述正反馈端的电位为第二电平，当所述反相节点的电位为第二电平时控制所述正反馈端的电位为第一电平。

实施时，所述第一控制模块包括第一晶体管和第二晶体管：

所述第一晶体管的栅极和所述第一晶体管的第一极都与第一电平输入端连接，所述第一晶体管的第二极与所述第一节点连接；

所述第二晶体管的栅极与所述输入端连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与第二电平输入端连接。

实施时，所述第二控制模块包括第三晶体管和第四晶体管，其中，