[发明专利]一种先进先出数据缓存器及缓存数据的方法

说明书

本发明公开了一种先进先出数据缓存器及缓存数据的方法，包括第一缓存单元、第二缓存单元、第三缓存单元、第一控制单元、第二控制单元和切换单元；第一控制单元，用于读取第一缓存单元的数据，写入第二缓存单元；第二控制单元，用于读取第一缓存单元的数据，写入第三缓存单元；当第二缓存单元非满时，读取第三缓存单元的数据，写入第二缓存单元；切换单元，用于获取输入端口的状态、第二控制单元的读写状态以及第一缓存单元和第二缓存单元的数据存储状态；根据获取的状态，打开/关闭第一控制单元或第二控制单元。本发明通过采用多倍数据位宽的单口RAM实现第三缓存单元，通过切换单元切换数据通路，能够有效减小芯片的面积，降低芯片的成本。

技术领域

本发明涉及数据缓存技术领域，尤其涉及一种先进先出数据缓存器及缓存数据的方法。

背景技术

先进先出(FIFO，First In First Out)数据缓存器由于具备先进先出、平衡输入输出处理速率等特性，在数字集成电路设计中有着广泛的应用，主要用来匹配不同传输速度之间的数据传输。

根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO的读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作；异步FIFO的读写时钟不一致，读写时钟是互相独立的。

目前，同步FIFO在各类芯片设计中广泛应用，现有芯片设计中通常使用寄存器或伪双端口/双端口随机存取存储器(Ramdom Access Memory，RAM)来实现同步FIFO，当存储比特较少时，采用寄存器实现在面积上有优势；当存储比特较多时，用RAM实现在面积上有优势。如图1所示，一种现有的大容量同步FIFO包括输入端口、输出端口、写控制单元、读控制单元和伪双端口RAM单元，读控制单元和写控制单元用于产生读写地址进行读写以及产生空满信号提供给外围接口。图1所示的FIFO是一个典型的同步FIFO，由于需要同时进行读写，此FIFO采用了伪双端口RAM。

发明内容

为了解决上述技术问题，本发明提供了一种先进先出数据缓存器及缓存数据的方法，能够降低同步FIFO的面积。

为了达到本发明目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种先进先出数据缓存器，包括输入端口、输出端口，还包括第一缓存单元、第二缓存单元、第三缓存单元、第一控制单元、第二控制单元和切换单元，其中：

所述第一缓存单元，用于存储通过输入端口输入的数据；

所述第二缓存单元，用于存储通过输出端口输出的数据；

所述第三缓存单元为数据位宽为DW*n的单口随机存取存储器，用于存储通过第二控制单元输入或输出的数据，所述n为大于或等于2的自然数，DW为先进先出数据缓存器的数据位宽；

所述第一控制单元，用于读取第一缓存单元的数据，并写入第二缓存单元中；

所述第二控制单元，用于读取第一缓存单元的数据，并写入第三缓存单元中；当第二缓存单元的数据存储状态为非满状态时，读取第三缓存单元的数据，并写入第二缓存单元中；

所述切换单元，用于获取输入端口的状态、第二控制单元的数据读写状态以及第一缓存单元与第二缓存单元的数据存储状态；并根据获取的状态，打开第一控制单元并关闭第二控制单元，或者关闭第一控制单元并打开第二控制单元。

进一步地，所述切换单元根据获取的状态，打开第一控制单元并关闭第二控制单元，或者关闭第一控制单元并打开第二控制单元，具体包括：

所述先进先出数据缓存器上电后，打开所述第一控制单元并关闭所述第二控制单元；

当所述第一缓存单元与所述第二缓存单元的数据存储状态均为满状态且当前输入端口有数据输入时，关闭所述第一控制单元并打开所述第二控制单元；