[发明专利]用于标记需要写回持久存储的非事务代码区的开头和结束的指令

权利要求书

1.一种处理器，包括：

解码器，用于将第一指令解码成经解码的第一指令；以及

执行单元，用于执行所述经解码的第一指令以：

将硬件电路从第一模式切换到第二模式，其中在所述第一模式中，所述硬件电路跟踪在事务操作中被写入的高速缓存行，并在所述事务操作结束时执行提交或退回，且在所述第二模式中，所述硬件电路跟踪写入到非易失性存储器的高速缓存行以发现由非事务操作做出的修改。

2.如权利要求1所述的处理器，其特征在于：

所述解码器用于将第二指令解码成经解码的第二指令；以及

所述执行单元用于执行所述经解码的第二指令以：

将经修改的高速缓存行写回到所述非易失性存储器，以及

将所述硬件电路从所述第二模式切换到所述第一模式。

3.如权利要求1所述的处理器，其特征在于：

所述硬件电路用于在所述第二模式中时在所述非事务操作的结束处将经修改的高速缓存行写回到所述非易失性存储器；

所述解码器用于将第二指令解码成经解码的第二指令；以及

所述执行单元用于执行所述经解码的第二指令以：

将所述硬件电路从所述第二模式切换到所述第一模式。

4.如权利要求1所述的处理器，其特征在于，所述非易失性存储器是相变存储器。

5.如权利要求1所述的处理器，其特征在于，所述非易失性存储器是相变存储器和开关。

6.如权利要求1所述的处理器，还包括耦合到所述执行单元的高速缓存转储清除电路。

7.如权利要求1-6中任一项所述的处理器，其特征在于，所述执行单元用于阻止任何进一步指令的执行直到所述非事务操作的结束以写入到所述非易失性存储器。

8.一种计算机实现的方法，包括：

通过处理器的解码器将第一指令解码成经解码的第一指令；以及

通过所述处理器的执行单元执行所述经解码的第一指令以：

将硬件电路从第一模式切换到第二模式，其中在所述第一模式中，所述硬件电路跟踪在事务操作中被写入的高速缓存行，并在所述事务操作结束时执行提交或退回，且在所述第二模式中，所述硬件电路跟踪写入到非易失性存储器的高速缓存行以发现由非事务操作做出的修改。

9.如权利要求8所述的方法，进一步包括：

通过所述解码器将第二指令解码成经解码的第二指令；以及

通过所述执行单元执行所述经解码的第二指令以：

将经修改的高速缓存行写回到所述非易失性存储器，以及

将所述硬件电路从所述第二模式切换到所述第一模式。

10.如权利要求8所述的方法，进一步包括：

所述硬件电路在所述第二模式中时在所述非事务操作的结束处将经修改的高速缓存行写回到所述非易失性存储器；

通过所述解码器将第二指令解码成经解码的第二指令；以及

通过所述执行单元执行所述经解码的第二指令以：

将所述硬件电路从所述第二模式切换到所述第一模式。

11.如权利要求8所述的方法，其特征在于，所述非易失性存储器是相变存储器。

12.如权利要求8所述的方法，其特征在于，所述非易失性存储器是相变存储器和开关。

13.如权利要求8所述的方法，还包括通过高速缓存转储清除电路转储清除经修改的高速缓存行。

14.如权利要求8-13中任一项所述的方法，还包括阻止任何进一步指令的执行直到所述非事务操作的结束以写入到所述非易失性存储器。